[发明专利]嵌埋有中介层的封装基板及其制法

说明书

技术领域

本发明涉及一种封装基板及其制法，尤指一种嵌埋有中介层的封装基板及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品在型态上逐渐趋于轻薄短小，在功能上则逐渐迈入高性能、多功能、与高速度化的研发方向。请参阅图1，其为现有覆晶式封装结构的剖视图。

如图1所示，该封装结构的工艺通过先提供一具有核心板102、及相对的第一表面10a与第二表面10b的双马来酰亚胺-三氮杂苯（Bismaleimide-Triazine，简称BT）封装基板10，且于该封装基板10的第一表面10a具有覆晶焊垫100；再借由焊料凸块11电性连接半导体芯片12的电极垫120；接着，于该封装基板10的第一表面10a与该半导体芯片12之间形成底胶17，以包覆该焊料凸块11；又于该封装基板10的第二表面10b具有植球垫101，以借由焊球13电性连接例如为印刷电路板的另一外部电子装置(未表示于图中)。

然而，因该半导体芯片12属尺寸为45nm以下的工艺，所以于后端工艺(Back-End Of Line，简称BEOL)中将采用极低介电系数(Extreme low-k，简称ELK)或超低介电常数(Ultra low-k，简称ULK)的介电材料，但该低介电系数的介电材料通常的特性为多孔且易脆，以致于当进行覆晶封装后，在进行信赖度的热循环测试时，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansion coefficient，简称CTE)差异过大，而导致该焊料凸块11容易因热应力不均而产生破裂，使该半导体芯片12产生破裂，造成产品可靠度不佳。

此外，随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，甚至以纳米尺寸做为基本单位，因而各该电极垫120之间的间距更小；然而，现有封装基板10的覆晶焊垫100的间距是以微米尺寸做为基本单位，而无法有效缩小至对应该半导体芯片12的电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板，以致于无法有效生产电子产品。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的封装基板的产品可靠度不佳等缺点，本发明的主要目的在于揭露一种嵌埋有中介层的封装基板及其制法，能有效改善现有封装基板的产品可靠度不佳等问题。

本发明的嵌埋有中介层的封装基板，包括：承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，以供半导体芯片接置并电性连接于该第一电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。

本发明揭露另一种嵌埋有中介层的封装基板，其包括：承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上，于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。

本发明又揭露一种嵌埋有中介层的封装基板的制法，其包括：准备一承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及将一具有相对的第一表面与第二表面的中介层设于该凹槽中，该中介层并具有多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。