[发明专利]具有防电磁波干扰的半导体组件

说明书

技术领域

本发明涉及一种半导体组件，尤指一种具有防电磁波干扰的半导体组件。

背景技术

近年来，随着消费者对于电子产品功能多样化与体积轻薄化的需求与日俱增，在一定面积上整合更多芯片与功能遂成为封装技术的趋势，致使表面置放式的封装件已不符合半导体封装件微型化（miniaturization）的封装需求，所以遂发展出三维(3D)芯片堆栈技术。

所述的三维芯片结构是芯片立体堆栈化的整合，而目前三维芯片（3D IC）技术系将不同功能、性质或基板的芯片，各自采用最合适的工艺分别制作后，再利用硅穿孔（Through-Silicon Via,TSV）技术进行立体堆栈整合，以有效缩短线路传导路径的长度，因而能降低导通电阻，且能减少芯片面积，进而具有体积小、高整合度、高效率、降低耗电量等优点，并同时符合数字电子轻薄短小的需求。然而，堆栈的芯片间容易互相电磁波干扰（Electromagnetic Interference,EMI），所以各该芯片之间的EMI问题更显重要。

如图1所示，其提供一种3D芯片堆栈的半导体封装件1，通过于一承载件10上堆栈两具有导电硅穿孔110a,110b的芯片11a,11b，该两芯片11a,11b间借由一绝缘层14相结合，且该下层芯片11b与承载件10之间系填充底胶16，并以封装胶体13封装该些芯片11a,11b。

现有具有导电硅穿孔110a,110b的芯片11a,11b通过于其中一侧形成线路重布层（Redistribution layer,RDL）（图略），以结合导电组件15,111，以供堆栈其它半导体组件。

然而，现有半导体封装件1中，该些芯片11a,11b之间仅具有绝缘层14，而并无任何屏蔽结构，所以当该些芯片11a,11b在高速高频运作时，会产生较强的电磁辐射，而影响该两芯片11a,11b上的信号，即发生EMI现象，因而造成该半导体封装件1操作不良。

因此，如何克服上述现有技术的半导体封装件内部芯片发生EMI现象的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种不足，本发明的主要目的在于提供一种具有防电磁波干扰的半导体组件，以避免电磁波由该线路重布层或该半导体组件的侧面进出而发生EMI现象。

本发明的具有防电磁波干扰的半导体组件，包括：一基材，其具有相对的第一表面与第二表面，且该基材中具有连通该第一及第二表面的多个第一导电穿孔与多个第二导电穿孔；一线路重布层，其形成于该基材的第一表面上，且具有多个电性连接垫，该电性连接垫电性导通该第一导电穿孔；以及一第一金属层，其形成于该线路重布层上且电性导通该第二导电穿孔，使该第二导电穿孔与该第一金属层构成屏蔽结构，且该第一金属层具有多个第一开口，以令该电性连接垫位于该第一开口内而未电性连接该第一金属层。

前述的半导体组件中，该些电性连接垫接置至少一电子组件。其中，该电子组件为主动组件、被动组件或中介板。

本发明还提供一种半导体堆栈结构，包括：前述的具有防电磁波干扰的半导体组件，其作为第一半导体组件；以及第二半导体组件，其与该第一半导体组件的结构相同，且该第二半导体组件以其基材的第二表面的一侧接置于该第一半导体组件具该第一金属层的一侧上。

前述的半导体堆栈结构及其半导体组件中，该些第二导电穿孔排列成环形，以包围该些第一导电穿孔。

前述的半导体堆栈结构及其半导体组件中，还包括一绝缘保护层，其形成于该线路重布层与该第一金属层上，且外露该些电性连接垫。其中，该绝缘保护层还外露该第一金属层的部分表面。

前述的半导体堆栈结构及其半导体组件中，还包括一线路增层结构，其形成于该基材的第二表面上，且具有多个电性接触垫，该电性接触垫电性导通该第一导电穿孔。还包括一第二金属层，其形成于该线路增层结构上且电性导通该第二导电穿孔，使该屏蔽结构还具有该第二金属层，且该第二金属层具有多个第二开口，以令该电性接触垫位于该第二开口内而未连接该第二金属层。另包括一绝缘保护层，其形成于该线路增层结构与该第二金属层上，且外露该些电性接触垫。其中，该绝缘保护层还外露该第二金属层的部分表面。

由上可知，本发明的半导体堆栈结构及其具有防电磁波干扰的半导体组件，其借由第一金属层与第二导电穿孔作为屏蔽结构，以避免电磁波由该RDL或该具有防电磁波干扰的半导体组件的侧面进出，所以能避免该具有防电磁波干扰的半导体组件与其它邻近的电子组件（或第二半导体组件）发生EMI现象。

附图说明

图1为现有3D芯片堆栈的半导体封装件的剖视示意图；