[发明专利]阱注入方法、绝缘体上硅器件制造方法和绝缘体上硅器件

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种阱注入方法、采用了所述阱注入方法的绝缘体上硅器件制造方法、以及根据所述绝缘体上硅器件制造方法制成的绝缘体上硅器件。

背景技术

硅材料是半导体行业应用最广泛的主要原材料，大多数芯片都是用硅片制造的。绝缘体上硅（SOI，Silicon-on-insulator）是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层（掩埋氧化物层）来隔断有源层和衬底之间的电气连接，这一结构特点为绝缘体上硅类的器件带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优点。

图1示意性地示出了绝缘体上硅结构。绝缘体上中硅由作为有源层的硅顶层3、作为绝缘层的掩埋氧化物层2、作为支撑层的硅基底层3组成。其中，电路形成在硅顶层3（有源层）中。硅基底层1一般较厚，其主要作用是为上面的两层（即，硅顶层3和掩埋氧化物层2）提供机械支撑。

图2示意性地示出了根据现有技术的在图1所示的绝缘体上硅结构上制造半导体器件的示意图。如图2所示，在现有技术中，对于硅片上形成栅极多晶硅G1、G2和G3的结构，在进行阱区注入时，所注入的阱区W1将覆盖整个有源区A1以及栅极多晶硅G1、G2和G3。

在这种情况下，作为有源层的硅顶层3的厚度一般只有50-3000A，而在执行了阱区注入之后，硅顶层3还需要执行再结晶步骤，所以，阱区注入不能太深，否则会妨碍作为有源层的硅顶层3的再结晶。这样，就无法实现一种被称为“倒掺杂阱（retrograded well）”的结构，在倒掺杂阱结构中，阱中较深处的杂质浓度较大，而表面较小。倒掺杂阱结构的优势在于可以提高载流子的移动性。

因此，希望能够提出一种能够在不影响薄的顶层硅的注入后再结晶的情况下进行深层的阱区注入以形成倒掺杂阱的阱注入方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不影响薄的顶层硅的注入后再结晶的情况下进行深层的阱区注入以形成倒掺杂阱结构的阱注入方法、采用了所述阱注入方法的绝缘体上硅器件制造方法、以及根据所述绝缘体上硅器件制造方法制成的绝缘体上硅器件。

根据本发明的第一方面，提供了一种对绝缘体上硅结构执行阱注入的方法，所述绝缘体上硅结构包括作为有源层的硅顶层、作为绝缘层的掩埋氧化物层、作为支撑层的硅基底层，所述对绝缘体上硅结构执行阱注入的方法包括：在进行阱区注入时，对于硅片上形成多个栅极多晶硅的结构，将形成数量与多个栅极多晶硅的数量相同的多个注入区；其中，所述多个注入区不会覆盖整个硅顶层中的有源区，并且，所述多个注入区中的每一个将分别覆盖所述多个栅极多晶硅之一。

优选地，在进行阱区注入时，在所述有源区的更深的深度注入更大的掺杂浓度，而在所述有源区的更浅的深度注入更小的掺杂浓度，由此形成倒掺杂阱结构。

优选地，所述硅顶层用于形成半导体电路元件；所述硅基底层用于为所述硅顶层和所述掩埋氧化物层提供机械支撑；并且，所述掩埋氧化物层隔断了所述硅顶层和所述硅基底层之间的电气连接。

优选地，作为有源层的硅顶层的厚度介于50-3000A之间。

优选地，在进行阱区注入时，注入的元素达到所述有源层的底部。

优选地，在栅极多晶硅所形成的MOS晶体管的沟道方向上，所形成的相应的注入区的尺寸介于所述栅极多晶硅的尺寸的1.5倍至4倍之间。

优选地，栅极多晶硅位于相应注入区的中间。

优选地，在与栅极多晶硅所形成的MOS晶体管的沟道方向垂直的方向上，所形成的相应的注入区的尺寸与所述栅极多晶硅的尺寸相同。

根据本发明的第二方面，提供了一种采用了根据本发明的第一方面所述的对绝缘体上硅结构执行阱注入的方法的绝缘体上硅器件制造方法。

根据本发明的第三方面，提供了一种根据本发明的第二方所述的绝缘体上硅器件制造方法制成的绝缘体上硅器件。

根据本发明，即使作为有源层的硅顶层的厚度很薄，由于在进行阱区注入时仅仅有针对地注入了覆盖栅极多晶硅的区域，而在注入后的再结晶步骤中有针对地进行再结晶的其它硅顶层区域并未受到注入的影响，所以可以在阱区注入过程中进行深层注入，因此可以实现良好的倒掺杂阱结构。从而，可以提高半导体器件中载流子的移动性，所以可以提高最终制成的绝缘体上硅半导体器件的性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：