[发明专利]半导体元件的制造方法

说明书

技术领域

本发明是有关于一种半导体元件的制造方法，且特别是有关于一种可简化过程复杂度的半导体元件的制造方法。

背景技术

随着科技的进步，半导体元件的应用越来越广，且使用多种其他元件以实现所欲达成的功能。举例来说，例如动态随机存取存储器(Dynamic Random Access Memory，DRAM)元件的半导体存储元件，一般包含有电容器，其为动态随机存取存储器用以储存资料或信息的元件。

动态随机存取存储器依其电容器的结构主要可以分成两种形式，其一为具有堆叠式电容器(stack capacitor)的动态随机存取存储器，另一则为具有深沟渠式电容器(deep trench capacitor)的动态随机存取存储器。另外，电容器依其用于形成电极以及介电层的材料的类型可具有不同组态，包括金属氧化物半导体(metal-oxide-semiconductor，MOS)电容器、PN接合电容器、多晶硅绝缘体多晶硅(polysilicon-insulator-polysilicon，PIP)电容器，以及金属绝缘体金属(metal-insulator-metal，MIM)电容器。

为了简化过程上的步骤，并降低过程成本，如何在半导体元件过程中有效地整合电容器与晶体管元件将是重要的课题。

发明内容

本发明提供一种半导体元件的制造方法，其可将不同元件的过程进行整合，进而简化过程步骤。

本发明提出一种半导体元件的制造方法，此方法为先提供具有第一区与第二区的基底。进而，在基底上形成第一图案化罩幕层，其中第一图案化罩幕层在第一区中具有至少一第一开口且在第二区中具有至少一第二开口，第一开口小于第二开口。接着，以第一图案化罩幕层为罩幕，移除部分基底，以在第一区的基底中形成至少一第一沟渠的同时，在第二区的基底中形成至少一第二沟渠。其中，第一沟渠的宽度小于第二沟渠的宽度，及第一沟渠的深度小于第二沟渠的深度。接下来，移除第一图案化罩幕层。然后，在第一沟渠上及第二沟渠上形成第一介电层。之后，在位于第一沟渠的至少部分侧壁上的第一介电层上及位于第二沟渠的至少部分侧壁上的第一介电层上形成导体层。

在本发明一实施例中，上述的第一介电层的材料例如是高介电常数材料。

在本发明一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层填满部分第一沟渠。第二导体层填满部分第二沟渠。

在本发明一实施例中，上述的导体层的形成方法包括下列步骤。首先，形成填满第一沟渠与第二沟渠的导体材料层。接着，移除第一沟渠以外与第二沟渠以外的导体材料层，且移除第一沟渠中与第二沟渠中的部分导体材料层。

在本发明一实施例中，上述的半导体元件的制造方法，还包括在第一沟渠中且在第二沟渠中形成填满第一沟渠与第二沟渠的第二介电层。

在本发明一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层填满部分第一沟渠。第二导体层填满第二沟渠并延伸至第二沟渠两侧的基底上方。

在本发明一实施例中，上述的导体层的形成方法包括下列步骤。首先，形成填满第一沟渠与第二沟渠的导体材料层。接着，形成第二图案化罩幕层，第二图案化罩幕层覆盖第二区的导体材料层。然后，以第二图案化罩幕层为罩幕，移除第一沟渠以外的导体材料层，且移除第一沟渠中的部分导体材料层。

在本发明一实施例中，上述的半导体元件的制造方法，还包括在第一导体层上与第二导体层上形成第二介电层，且第二介电层位于第一沟渠中并填满第一沟渠。

在本发明一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层仅形成在位于第一沟渠的部分侧壁上的第一介电层上。第二导体层仅形成在位于第二沟渠的部分侧壁上的第一介电层上。

在本发明一实施例中，上述的导体层的形成方法包括下列步骤。首先，在第一介电层上形成共形地导体材料层。接着，对导体材料层进行蚀刻过程，以移除位于第一沟渠底部、第二沟渠底部与第一沟渠的侧壁的上端部的导体材料层。

在本发明一实施例中，上述的蚀刻过程还包括下列步骤。首先，移除位于第一沟渠底部与第二沟渠底部的第一介电层。接着，移除位于第一沟渠底部下方与第二沟渠底部下方的部分基底。