[发明专利]半导体存储器

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体存储器。

背景技术

非易失性半导体存储器包括只读存储器（ROM）、可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）以及电可擦除可编程只读存储器（EEPROM）等等。

电可擦可编程只读存储器EEPROM的擦除不需要借助于其它设备，它是以电子信号来修改其内容的，而且是以字节（Byte）为最小修改单位，不必将资料全部洗掉才能写入，彻底摆脱了EPROM擦除装置和编程器的束缚。因此半导体EEPROM存储器受到越来越多的应用。

随着电可擦可编程只读存储器EEPROM应用的广泛以及电子设备的进一步小型化以及对电子设备性能的高要求，越来越希望提供更加小型化的更加耐用的电可擦可编程只读存储器结构。另外，在对EEPROM存储器进行编程、擦除或者读出操作时，需要通过外围电路在其字线上施加不同的操作电压。而外围电路与字线的连接方式也会由于EEPROM存储单元结构的不同而有所不同。因此，现有的连接方式已不能满足新型EEPROM存储器的应用。

发明内容

本发明解决的问题是提供一种更加小型化、更加耐用半导体存储器，以克服现有的缺陷。

为解决上述问题，本发明提供一种半导体存储器，包括：至少两个存储单元阵列以及多个字线连接装置；每个存储单元阵列中，位于同一列的存储单元的源极和漏极通过第一金属层依次连接；位于同一行的存储单元的字线以及同一行的存储单元的控制栅极分别通过第二金属层连接在一起；通过填充了导电材料的接触孔将存储单元的有源区连接至第一金属层；所述填充了导电材料的接触孔在存储单元阵列的行方向和列方向均交叉布置；

各存储单元阵列具有相同数量的字线，且所述至少两个存储单元阵列中位于同一行的字线通过所述字线连接装置实现电连接。

可选地，所述字线连接装置包括：第一连接线、第二连接线、第三连接线、第一选通晶体管和第二选通晶体管；所述第一选通晶体管的漏极连接所述第一连接线，栅极接收第一控制信号，源极连接第二连接线的一端；所述第二连接线的另一端连接一存储单元阵列的字线；所述第二选通晶体管的漏极连接所述第一连接线，栅极接收第二控制信号，源极连接第三连接线的一端；所述第三连接线的另一端连接另一存储单元阵列的字线；所述第一连接线与外围电路相连，所述外围电路至少用于向存储单元阵列提供工作电压或工作电流。

可选地，所述第二连接线和第三连接线位于第一金属层；第一连接线位于第二金属层。

可选地，所述第一连接线、第二连接线和第三连接线均在行方向平行排列。

可选地，相邻两条第一连接线之间的间距与第一连接线的宽度相同；第二连接线与第三连接线的宽度相同；并且相邻两条第二连接线之间的间距、相邻两条第三连接线之间的间距以及相邻第二连接线与第三连接线之间的间距均与第二连接线的宽度相同。

可选地，所述第一连接线、第二连接线和第三连接线的宽度均在0.18微米~0.22微米的范围内。

可选地，所述第一控制信号和第二控制信号均由外围电路产生，且所述外围电路通过第四连接线与所述选通晶体管的栅极相连。

可选地，所述第四连接线位于第一金属层；且第四连接线均在列方向上平行排列。

可选地，所述第四连接线的宽度相同。

与现有技术相比，本发明技术方案至少具有以下优点：

本发明技术方案的半导体存储器中，各存储单元阵列中的各存储单元分别包括两个子存储单元，位于同一列的存储单元的源极和漏极通过第一金属层依次连接。采用上述布置及连接，可以有效地减小存储器器件的尺寸；另外通过测试也可以发现，本发明技术方案的半导体存储器更加耐用。

本发明技术方案的半导体存储器中的字线通过字线连接装置实现电连接。所述字线连接装置与存储单元阵列的结构相适应，能够为存储器提供相应的操作电压以实现存储器的编程、擦除或读出操作。

并且，所述字线连接装置结构简单，其与存储结构之间实现了合理布置，其不会额外增加存储器的面积，有利于存储器的集成。

附图说明

图1是本发明半导体存储器的一实施方式的示意图；

图2是图1中存储单元阵列的示意图；

图3是本发明中存储单元的一实施例的结构示意图；

图4是本发明中字线连接装置的一实施例的示意图。

具体实施方式