[发明专利]一种数据传输方法及数据接口卡

权利要求书

1.一种数据接口卡，包括现场可编程门阵列FPGA、专用集成电路和第一随机存储模块，其特征在于，所述数据接口卡还包括第二随机存储模块；

所述FPGA用于接收来自上联接口的第一格式数据，将所述第一格式数据进行串并转换后解封装，提取出有效数据和下联接口的端口号；根据有效数据的长度以及设定的缓存格式，生成有效数据对应的存储状态信息；封装所述有效数据、有效数据对应的存储状态信息和下联接口的端口号为固定格式并缓存，将所述有效数据存储到第一随机存储模块，将所述有效数据对应的存储状态信息和下联接口的端口号存储到第二随机存储模块；所述有效数据对应的存储状态信息包括数据包起始位置、数据包结束位置、有效数据字节长度；以及从第二随机存储模块中读取有效数据的存储状态信息，根据所读取的数据包起始位置、数据包结束位置确定数据包的开始和结束，根据有效数据字节长度从第一随机存储模块中读取对应的有效数据并恢复为数据包，根据从第二随机存储模块中读取的下联接口的端口号将所述数据包发送至专用集成电路；

专用集成电路用于将接收到的数据包转换为第二格式数据，并将所述第二格式数据发送至下联接口。

2.根据权利要求1所述的数据接口卡，其特征在于，所述第一随机存储模块包括4片随机存储器RAM，总位宽为64位，第二随机存储模块包括1片随机存储器，总位宽为8位。

3.根据权利要求1所述的数据接口卡，其特征在于，所述第一格式数据为以太数据，第二格式数据为光网络数据。

4.根据权利要求3所述的数据接口卡，其特征在于，所述FPGA包括：以太网MAC核心模块、第一用户逻辑模块、RAM控制器、第二用户逻辑模块和下行流接口；

所述以太网MAC核心模块用于接收来自上联接口的串行以太数据，将所述串行以太数据转换为并行数据，并提取出有效的以太报文；

第一用户逻辑模块，用于将以太网MAC核心模块输出的有效以太报文进行解封装，提取出有效数据和下联接口的端口号，根据有效数据的长度以及设定的缓存格式，生成有效数据对应的存储状态信息，封装所述有效数据、有效数据对应的存储状态信息和下联接口的端口号为固定格式并缓存，将缓存中的所述有效数据通过RAM控制器将数据存储到第一随机存储模块中，将缓存中的所述有效数据对应的存储状态信息和下联接口的端口号存储到第二随机存储模块中；

RAM控制器，用于对第一随机存储模块和第二随机存储模块进行存取控制管理；

第二用户逻辑模块，用于通过RAM控制器从第二随机存储模块中读取有效数据对应的存储状态信息，根据所读取的数据包起始位置、数据包结束位置确定数据包的开始和结束，根据有效数据字节长度通过RAM控制器从第一随机存储模块中读取对应的有效数据，将所述有效数据转换成下行流接口使用的接口形式并发送至从第二随机存储模块中读取的下联接口的端口号对应的下行流接口；

下行流接口，用于将来自第二用户逻辑模块的数据以标准的接口形式发送到专用集成电路。

5.根据权利要求4所述的数据接口卡，其特征在于，所述标准的接口为第四层第二阶段系统分组接口SPI-4．2、第一层通过同步数字体系提供的IP分组或第二层通过同步数字体系提供的IP分组。

6.根据权利要求4所述的数据接口卡，其特征在于，所述第一随机存储模块和第二随机存储模块的总位宽小于等于RAM控制器支持的最大位宽。