[发明专利]晶体管及其形成方法有效
申请号: | 201210256297.9 | 申请日: | 2012-07-23 |
公开(公告)号: | CN102779843A | 公开(公告)日: | 2012-11-14 |
发明(设计)人: | 楼颖颖 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L29/78;H01L21/28;H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东新*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管 及其 形成 方法 | ||
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶体管及其形成方法。
背景技术
目前,晶体管作为一种基本的半导体器件被广泛应用。而在各种晶体管中,沟槽金属-氧化物-半导体场效应管(Trench Metal-Oxide-Silicon Transistors)作为一种功率器件,被广泛运用于超大规模集成电路中。
现有的沟槽金属-氧化物-半导体场效应管的形成过程的剖面结构示意图,如图1至图4所示,包括:
请参考图1,提供半导体衬底100,所述半导体衬底100内具有沟槽101,所述沟槽101的侧壁与半导体衬底100表面垂直。
请参考图2,在所述沟槽101(如图1)的侧壁和底部表面形成栅介质层102;在所述栅介质层102表面形成填充满所述沟槽101的栅电极层103。
请参考图3,在所述半导体衬底100和栅电极层103表面形成掩膜层104,所述掩膜层104暴露出所述沟槽两侧的部分半导体衬底100表面;
请参考图4,以所述掩膜层104为掩膜,在所述沟槽101(如图1)两侧的半导体衬底100内形成源区105;在形成源区105后,以所述掩膜层104为掩膜,刻蚀所述半导体衬底100,在所述沟槽101两侧的半导体衬底100内形成开口(未示出);在开口内填充金属,形成导电插塞106。
然而,现有的沟槽金属-氧化物-半导体场效应管的性能不良。
更多沟槽金属-氧化物-半导体场效应管请参考公开号为CN 102110687 A的中国专利文件。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法,使沟槽金属-氧化物-半导体场效应管的性能改善。
为解决上述问题,本发明提供一种晶体管,包括:半导体衬底;位于所述半导体衬底内的沟槽,所述沟槽由第一子沟槽、以及位于所述第一子沟槽下方的第二子沟槽构成,所述第二子沟槽与所述第一子沟槽贯通,所述第一子沟槽的开口大于所述第二子沟槽的开口,所述第一子沟槽的侧壁与半导体衬底的表面倾斜,所述第二子沟槽的侧壁与半导体衬底表面垂直;位于所述沟槽侧壁和底部表面的栅介质层;位于所述栅介质层表面,填充满所述沟槽的栅电极层,所述栅电极层的表面与半导体衬底表面齐平;位于所述沟槽两侧的半导体衬底内的源区;位于与所述沟槽相对一侧的半导体衬底内的漏区,所述漏区与所述第二子沟槽相对设置的漏区。
可选地,所述第一子沟槽的侧壁与半导体衬底表面的倾角为10~45°。
可选地,所述第一子沟槽的底部到所述半导体衬底表面的距离为0.15微米~0.5微米。
可选地,所述栅介质层的材料为氧化硅。
可选地,所述栅电极层的材料为多晶硅。
可选地,还包括:位于所述沟槽两侧的源区内的导电插塞,所述导电插塞的顶部不低于所述半导体衬底表面。
可选地,所述导电插塞的深度为4千埃~6千埃。
可选地,还包括:位于所述栅电极层和半导体衬底表面的氧化衬垫层;位于所述氧化衬垫层表面的掩膜层,所述掩膜层和氧化衬垫层暴露出所述导电插塞表面,所述掩膜层的材料为氮化硅、氧化硅和硼磷硅玻璃中的一种或多种,所述氧化衬垫层的材料为氧化硅。
可选地,所述源区的深度为5千埃~7千埃。
可选地,所述第二子沟槽的底部向半导体衬底内凹陷,且表面圆滑。
相应地,本发明还提供一种晶体管的形成方法,包括:提供半导体衬底;
在所述半导体衬底内形成第一子沟槽,所述第一子沟槽顶部开口的尺寸大于底部,且所述第一子沟槽的侧壁与半导体衬底的表面倾斜;在所述第一子沟槽下方形成与所述第一子沟槽贯通的第二子沟槽,所述第二子沟槽的侧壁与半导体衬底表面垂直;在所述第一子沟槽的侧壁、以及所述第二子沟槽的侧壁和底部表面形成栅介质层;在所述栅介质层表面形成填充满所述第一子沟槽和第二子沟槽的栅电极层,所述栅电极层的表面与半导体衬底表面齐平;在所述栅电极层和半导体衬底表面形成掩膜层,所述掩膜层暴露出所述第一子沟槽两侧的部分半导体衬底表面;以所述掩膜层为掩膜,在所述第一子沟槽和第二子沟槽两侧的半导体衬底内形成源区。
可选地,所述第一子沟槽的侧壁与半导体衬底表面的倾角为10~45°。
可选地,所述第一子沟槽的底部到所述半导体衬底表面的距离为0.15微米~0.5微米。
可选地,所述第一子沟槽的形成工艺为各向同性的干法刻蚀或湿法刻蚀工艺。
可选地,所述第二子沟槽的形成工艺为各向异性的干法刻蚀工艺。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210256297.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种安全门防盗装置
- 下一篇:全反式维甲酸合成方法
- 同类专利
- 专利分类