[发明专利]一种具有复合栅介质结构的SiC VDMOS器件

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及双扩散金属氧化物半导体场效应管（DMOS）器件结构，尤其是一种具有复合栅介质结构的碳化硅（SiC）DMOS器件。 

背景技术

碳化硅（SiC）作为近年来备受关注的一种宽禁带半导体材料，由于具有宽禁带、高临界击穿电场、高热导率、高电子饱和漂移速度等优异物理特性，从而在高温、大功率、高频、强辐照领域有着广阔的应用前景。 

与氮化镓（GaN）等宽禁带半导体材料相比，SiC材料可以通过热氧化直接生成二氧化硅（SiO₂），该优点使SiC成为制作大功率MOSFET器件的理想材料。常规SiC DMOS器件结构如图1所示，器件栅介质为SiO₂。但由于SiC/SiO₂界面存在大量陷阱，从而导致SiC DMOS器件低沟道迁移率和严重的栅介质可靠性问题。针对这个问题，目前国际上最常用的方法是在一氧化氮（NO）或是一氧化二氮（N₂O）气氛中进行栅氧化或是退火的方法来去除界面处的炭残留物，从而减少界面陷阱，提高器件反型层沟道迁移率和栅介质可靠性。但是这种方法在减少界面态的同时，增加了固定电荷，从而引起SiC DMOS器件阈值电压的漂移。另一方面，由于SiC和SiO₂介电常数的不同，根据高斯定律，氧化物中的电场强度大约是SiC中的3倍。通常认为SiC材料接近氧化层处的临界击穿电场为2MV/cm，因此氧化层中的电场强度高达6MV/cm，从而引起半导体材料和栅金属向栅介质注入电子，产生Fowler-Nordheim（FN）隧穿电流，导致介质时变击穿（time-dependent dielectric breakdown，TDDB），使SiCDMOS器件面临非常严重的栅介质可靠性问题。而对于Si MOSFET器件来说，由于Si材料本身的临界击穿电场比SiC材料低一个量级，因此栅介质中的电场强度不大，栅介质可靠性问题并不明显。 

由于栅介质中的电场强度与介电常数成反比，而且影响栅介质可靠性的FN隧穿电流与介质中的电场强度成正比，因此采用高介电常数（high-k）的介质材料来替换目前使用的栅介质SiO₂，从而降低介质层中的电场强度，抑制FN隧穿电流，提高栅介质的可靠性。high-k栅介质SiC DMOS器件结构如图2所示。但由于high-k栅介质的介电击穿电场、导带/价带偏移量比SiO₂小，单独使用high-k栅介质会降低栅介质的击穿电压。因此国外研究者提出多层栅介质结构的SiC DMOS器件，如图3所示。首先在SiC表面热生长一层SiO₂，随后在SiO₂层上淀积一层high-k栅介质。该多层栅介质结构一方面通过SiO₂介质提供足够高的导带偏移量，另一方面通过high-k介质减小FN隧穿电流。但是由于表面离子注入后的缺陷比较多， 因此在沟道注入区的SiO₂/SiC界面仍然存在大量陷阱态，这不仅降低了沟道迁移率，同时大量的SiC/SiO₂界面陷阱与高场诱生陷阱一起形成FN隧穿电流，这种栅结构只能部分缓解FN隧穿电流导致的栅介质击穿。 

发明内容

本发明的目的在于提供一种具有复合栅介质结构的SiC VDMOS器件，该器件能够有效减小器件的FN隧穿电流，提高栅介质的长期可靠性。 

本发明的核心思想是：在传统SiC VDMOS器件结构中引入复合栅介质结构，主要根据栅介质层下不同区域的电场强度和缺陷密度的不同，采用分区电场调制的思想，在缺陷密度比较大的的低电场区域使用high-k栅介质，在高电场区域使用SiO₂栅介质，从而降低栅介质中的电场强度，减少FN隧穿电流，提高栅介质的可靠性。 

本发明的技术方案如下：