[发明专利]一种具有复合栅介质结构的SiC VDMOS器件有效

专利信息
申请号: 201210248535.1 申请日: 2012-07-18
公开(公告)号: CN102779852A 公开(公告)日: 2012-11-14
发明(设计)人: 邓小川;孙鹤;饶成元;王向东;张波 申请(专利权)人: 电子科技大学
主分类号: H01L29/78 分类号: H01L29/78;H01L29/51
代理公司: 成都行之专利代理事务所(普通合伙) 51220 代理人: 温利平
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 具有 复合 介质 结构 sic vdmos 器件
【权利要求书】:

1.一种具有复合栅介质结构的SiCVDMOS器件,其元胞结构包括:金属栅电极(1)、多晶硅栅(2)、栅介质、金属源电极(5)、碳化硅N+源区(6)、碳化硅P+接触区(7)、碳化硅P-base区(8)、碳化硅Nˉ漂移区(9)、碳化硅N+衬底(10)、金属漏电极(11);元胞从下往上依次是金属漏电极(11)、碳化硅N+衬底(10)、碳化硅Nˉ漂移区(9);在碳化硅N–漂移区(9)顶部两侧分别具有一个碳化硅P-base区(8),每个碳化硅P-base区(8)中具有相互独立但彼此接触的碳化硅N+源区(6)和碳化硅P+接触区(7);元胞表面两侧是与碳化硅N+源区(6)和碳化硅P+接触区(7)都接触的金属源电极(5),元胞表面中间是与碳化硅N+源区(6)、碳化硅P-base区(8)和碳化硅N–漂移区(9)都接触的栅介质;栅介质表面是多晶硅栅(2),多晶硅栅(2)表面是金属栅电极(1);

其特征在于,所述栅介质为复合栅介质结构,由高介电常数栅介质(3)和SiO2栅介质(4)复合而成;其中SiO2栅介质(4)覆盖于两个碳化硅P-base区(8)之间的碳化硅Nˉ漂移区(9)表面,即器件的JFET区表面;而高介电常数栅介质(3)覆盖于两个碳化硅P-base区(8)的表面,即器件的沟道区表面;所述高介电常数栅介质(3)的介电常数高于SiO2的介电常数。

2.根据权利要求1所述的具有复合栅介质结构的SiC VDMOS器件,其特征在于,所述高介电常数栅介质(3)材料为HfO2、Si3N4、TiO2、Al2O3或ZrO2

3.根据权利要求1或2所述的具有复合栅介质结构的SiC VDMOS器件,其特征在于,所述复合栅介质结构的实现方式为:首先在两个碳化硅P-base区(8)之间的碳化硅Nˉ漂移区(9)表面,即器件的JFET区表面积SiO2栅介质(4),然后在两个碳化硅P-base区(8)的表面,即器件的沟道区表面沉积高介电常数栅介质3。

4.根据权利要求1或2所述的具有复合栅介质结构的SiC VDMOS器件,其特征在于,所述复合栅介质结构的实现方式为:首先在两个碳化硅P-base区(8)之间的碳化硅Nˉ漂移区(9)表面,即器件的JFET区表面沉积SiO2栅介质(4),然后在两个碳化硅P-base区(8)的表面,即器件的沟道区表面以及SiO2栅介质(4)表面沉积高介电常数栅介质(3)。

5.根据权利要求1或2所述的具有复合栅介质结构的SiC VDMOS器件,其特征在于,所述复合栅介质结构的实现方式为:首先在在两个碳化硅P-base区(8)的表面,即器件的沟道区表面沉积高介电常数栅介质(3),然后在两个碳化硅P-base区(8)之间的碳化硅Nˉ漂移区(9)表面,即器件的JFET区表面以及高介电常数栅介质(3)表面沉积SiO2栅介质(4)。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210248535.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top