[发明专利]非易失性存储装置及其写入控制方法

说明书

相关申请的交叉引用

本申请要求2011年10月20日向韩国知识产权局提交的申请号为10-2011-0107630的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种非易失性存储装置，更具体而言，涉及一种非易失性存储装置的写入控制方法。

背景技术

非易失性存储装置的有用特征是低功耗，并且不执行刷新操作的非易失性存储装置可以消耗更少的电力。相变随机存取存储器(PRAM)是一种不执行刷新操作的非易失性存储装置，相变随机存取存储器将电脉冲施加到由硫族化物形成的相变层，并使用非晶态与晶态之间的电阻差来储存数据。相变层可以包括诸如Ge2Sb2Te5(GST)的硫族化物化合物。这里，可以通过在指定的时间期间将脉冲电流施加到存储器单元来获得非晶态(或复位状态)，并且可以通过在比指定的时间长的时间期间施加脉冲电流来获得晶态(或设定状态)。

PRAM的GST具有其特有的物理特性，并且物理特性的典型的实例是电阻漂移。电阻漂移指的是这样的现象：虽然GST被电稳定了，但物理不稳定且化学不稳定的GST的电阻随着时间而增大。在非晶状态下电阻漂移变得明显。

电阻漂移呈现出相对于时间的指数函数特性，并且与相变单元的特有特性无关地，指数函数在指定的常量范围内具有随机变量。

然而，在显著地改变指数函数的随机变量时，电阻改变增加。因此，不同于在执行初始写入操作时，可以在恒定的时间经过之后增加电阻值。

如此，当电阻值在经过恒定的时间之后显著地改变时，非易失性存储装置的可靠性会降低。

发明内容

本发明的示例性实施例涉及一种能通过改善写入操作来提高非易失性存储装置的可靠性的非易失性存储装置及其写入控制方法。

在本发明的一个实施例，一种非易失性存储装置包括：存储器单元阵列；以及写入操作控制器，所述写入操作控制器被配置成通过比较写入操作控制器的输入数据与写入到存储器单元阵列的单元数据来验证写入操作，在第一时间经过之后测量电阻值，并根据测量的电阻值来确定是否再次执行写入操作。

在本发明的另一个实施例中，一种非易失性存储装置包括：存储器单元阵列；写入操作验证读取器，所述写入操作验证读取器被配置成验证提供给写入操作控制器的输入数据是否等于写入存储器单元阵列的单元数据；以及写入操作控制器，所述写入操作控制器被配置成通过比较由写入操作验证读取器读取的数据与输入数据，来验证写入操作，计算与第一时间相对应的第一参考电阻，比较第一参考电阻值与第一测量的电阻值，以及根据第一测量的电阻值来确定是否再次执行写入操作。

在本发明的另一个实施例中，一种非易失性存储装置的写入控制方法包括以下步骤：在将数据输入到非易失性存储装置时将数据写入存储器单元阵列中；确定写入操作是否正常执行；在写入操作正常执行时，对第一时间计数并计算与所述第一时间相对应的第一参考电阻值；以及在计数达到第一时间时，比较第一参考电阻值与在第一时间处测量的第一测量的电阻值，并确定是否再执行写入操作。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：

图1是说明根据一个实施例的非易失性存储装置的写入控制电路的框图；

图2是说明在根据所述实施例的非易失性存储装置中电阻随着时间变化的曲线图；

图3是示出根据所述实施例的非易失性存储装置的写入控制方法的流程图；

具体实施方式

在下文中，以下将通过示例性实施例参照附图来描述根据本发明的非易失性存储装置及其写入控制方法。

图1是说明根据一个实施例的非易失性存储装置的写入控制电路的框图。

参见图1，根据所述实施例的非易失性存储装置的写入控制电路100包括存储器单元阵列110、数据输入缓冲器120、写入操作控制器130、写入驱动器140以及写入操作验证读取器150。

存储器单元阵列110包括多个PRAM单元。此外，PRAM单元每个都包括与字线(未示出)耦接的开关元件、以及与位线(未示出)耦接的一个可变电阻器(GST)。

数据输入缓冲器120被配置成将从外部焊盘DQ提供的数据缓冲，并提供输入数据Din。

写入操作控制器130被配置成接收从数据输入缓冲器120输入的输入数据Din，并响应于从写入操作验证读取器150输出的输出信号而输出用于驱动写入驱动器140的写入驱动信号WDEN。