[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，更具体地，涉及一种具有C型源漏的半导体器件及其制造方法。 

背景技术

进入90nm节点后，应变硅技术成为一种通过抑制短沟道效应、提升载流子迁移率来提高MOSFET器件性能的基本技术。在应变硅技术中，诸如STI、SPT、源漏硅锗嵌入、金属栅应力、刻蚀停止层(CESL)等应力技术被相继提出，通过各种方案向沟道区施加应力从而增大载流子迁移率以提高驱动能力。 

在这些技术之中，源漏硅锗嵌入技术在进入90nm节点后逐渐被主流的CMOS工艺厂商采用，使用在源漏干法刻蚀后外延生长硅锗的方法提供压应力挤压沟道从而提高MOSFET的性能。在进入60nm技术节点后，某些公司在源漏刻槽方面做出了进一步改变。 

如图1A至图1C所示，在含有浅沟槽隔离(STI)1A的衬底1上形成由栅绝缘层2A和栅导电层2B构成的栅极堆叠结构2，在栅极堆叠结构2周围形成栅极侧墙3，以栅极侧墙3为掩模，对由STI 1A包围的有源区进行干法刻蚀，通过等离子刻蚀、反应离子刻蚀等各向异性的干法刻蚀了栅极侧墙3周围的衬底1形成了源漏凹槽1B。其中图1A所示的源漏凹槽1B具有垂直侧壁，也即凹槽1B的侧壁与栅极侧墙3的侧壁平行并且优选地重合。图1B所示的凹槽1B的侧壁较之栅极侧墙3的侧壁而朝向沟道区凹进，也即栅极堆叠结构2以及栅极侧墙3有部分悬出凹槽1B，并且其中凹槽1B的底部与侧壁之间由较平滑曲面而过渡。图1C所示的凹槽1B的侧壁则为Sigma(∑)型，也即侧壁由两端折线构成并且朝向沟道区凹进。 

上述凹槽1B向沟道区凹进的深度决定了稍后外延生长的SiGe和/或SiC向沟道区施加应力的大小，并且由于刻蚀工艺的特点，使得凹进深度间接控制了凹槽深度并且进一步决定了稍后外延生长SiGe和/ 或SiC源漏应力区的质量。然而，在上述现有工艺中，由于凹进距离较小，SiGe和/或SiC的应力源漏区向沟道区施加应力要经历较长距离，沟道区实际获得的应力提升有限。此外，如果单方面增长凹进距离，则意味着在刻蚀凹槽1B过程中要么增大腐蚀速率要么延长腐蚀时间，这均会使得凹槽深度不必要地增大，并且增大了凹槽底部的缺陷，降低了外延SiGe和/或SiC的质量。 

发明内容

有鉴于此，本发明的目的在于提供一种创新性的半导体器件方法，通过刻蚀C型源漏凹槽并且在其中外延生长应力源漏区，有效增大了沟道区应力并且精确控制了源漏凹槽深度、减小了缺陷，提高了器件性能。 

实现本发明的上述目的，是通过提供一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构周围的栅极侧墙、栅极侧墙两侧衬底中的应力源漏区、应力源漏区之间的沟道区，其特征在于：应力源漏区靠近沟道区的侧壁为C型。 

其中，C型侧壁是部分的曲面，曲面为圆面、椭圆面、双曲面、鞍面及其组合。 

其中，C型侧壁为1/4以上曲面。 

其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。 

其中，栅极绝缘层是氧化硅、氮氧化硅、氮化硅、高k材料及其组合，其中高k材料可以选自以下材料之一或其组合构成的复合一层或多层：Al₂O₃，HfO₂，包括HfSiO_x、HfSiON、HfAlO_x、HfTaO_x、HfLaO_x、HfAlSiO_x、或HfLaSiO_x至少之一在内的铪基高K介质材料，包括ZrO₂、La₂O₃、LaAlO₃、TiO₂、或Y₂O₃至少之一在内的稀土基高K介质材料；栅极导电层是多晶硅、非晶硅、金属、金属氮化物及其组合，金属是Al、Cu、Ti、Ta、Mo、W，金属氮化物是TiN、TaN。 

其中，应力源漏区包括SiGe和/或SiC。 

本发明还提供了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；刻蚀栅极堆叠结构两侧的衬底，形成源漏凹槽，其中源漏凹槽靠近栅极堆叠结构中心一侧的侧壁为C型；在源漏凹槽中选择性外延生长，形成应力源漏区。 

其中，C型侧壁是部分的曲面，曲面为圆面、椭圆面、双曲面、鞍面及其组合。 

其中，C型侧壁为1/4以上曲面。 

其中，栅极堆叠结构包括栅极绝缘层和栅极导电层。