[发明专利]半导体结构的形成方法及处理方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体基底；

在所述半导体基底上形成低介电材料层；

刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽；

对所述形成有通孔或沟槽的低介电材料层进行退火，所述退火在氮气、氘气和氢气的混合气体、氮气和氘气的混合气体或氮气和氢气的混合气体的氛围下进行；

在所述退火之后在所述通孔或沟槽内填充金属材料。

2.如权利要求1所述的形成方法，其特征在于，所述低介电材料层为介电常数小于2.55的超低介电材料层。

3.如权利要求1所述的形成方法，其特征在于，所述低介电材料层为多孔膜层。

4.如权利要求3所述的形成方法，其特征在于，所述低介电材料层是利用甩胶技术制备的多孔SiO₂或多孔高聚物，或者是利用电子回旋共振等离子体制备的SiCOH膜层，或者是利用等离子体增强化学气相沉积技术制备的硅基纳米多孔膜层。

5.如权利要求1所述的形成方法，其特征在于，在所述低介电材料层内形成通孔或沟槽，包括：

利用双大马士革工艺在所述低介电材料层内形成通孔及连接通孔的沟槽。

6.如权利要求1所述的形成方法，其特征在于，刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽，包括：

在所述低介电材料层上形成光刻胶图案；

利用所述光刻胶图案刻蚀所述低介电材料层；

利用灰化法去除所述光刻胶图案。

7.如权利要求1所述的形成方法，其特征在于，刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽，包括：

在所述低介电材料层上形成硬掩膜层；

在所述硬掩膜层上形成光刻胶图案；

利用所述光刻胶图案刻蚀所述硬掩膜层；

利用刻蚀后的硬掩膜层作为掩模刻蚀所述低介电材料层。

8.如权利要求1所述的形成方法，其特征在于，在所述低介电材料层内形成通孔或沟槽后，退火之前还包括进行湿法清洗的步骤。

9.如权利要求1所述的形成方法，其特征在于，在所述通孔或沟槽内填充金属材料，包括：

在所述通孔或沟槽中沉积籽晶层；

利用电镀的方式在所述通孔或沟槽中填满金属材料。

10.如权利要求1的形成方法，其特征在于，所述填充金属材料的步骤中，所填充的金属材料为钨或铜。

11.如权利要求1所述的形成方法，其特征在于，所述退火的温度范围为280℃~450℃。

12.如权利要求1所述的形成方法，其特征在于，所述退火的时间范围为20min~60min。

13.如权利要求1所述的形成方法，其特征在于，所述退火的混合气体中，氮气所占体积流量比为90%~95%、氘气所占体积流量比为0~10%、氢气所占体积流量比为0~10%。

14.如权利要求8所述的形成方法，其特征在于，从所述湿法清洗结束到开始退火或从退火结束到开始沉积填充金属材料，之间的时间间隔控制在2小时以内。

15.一种半导体结构的处理方法，其特征在于，所述半导体结构用于形成半导体金属互连结构，其包括低介电材料层、位于所述低介电材料层内的通孔或沟槽，所述处理方法用于减小所述导体金属互连结构的互连寄生电阻电容，包括：

对所述低介电材料层进行退火；

所述退火在氮气、氘气和氢气的混合气体的氛围下进行。

16.如权利要求15所述的处理方法，其特征在于，所述低介电材料层为介电常数小于2.55的超低介电材料层。

17.如权利要求15所述的处理方法，其特征在于，所述低介电材料层为多孔膜层。

18.如权利要求15所述的处理方法，其特征在于，所述退火的的温度范围为280℃~450℃。

19.如权利要求15所述的处理方法，其特征在于，所述退火的时间范围为20min~60min。

20.如权利要求15所述的处理方法，其特征在于，所述退火的混合气体中，氮气所占体积流量比为90%~95%、氘气所占体积流量比为0~10%、氢气所占体积流量比为0~10%。