[发明专利]非易失性存储器件及其制造方法

权利要求书

1.一种非易失性存储器件，包括：

第一垂直沟道层和第二垂直沟道层，所述第一垂直沟道层和所述第二垂直沟道层都实质上平行地从半导体衬底大致地向上突出；

第一栅极组，所述第一栅极组被配置成包括多个存储器单元栅，所述多个存储器单元栅实质上沿所述第一垂直沟道层层叠并且实质上被插入在所述存储器单元栅之间的层间绝缘层彼此隔离；

第二栅极组，所述第二栅极组被配置成包括多个存储器单元栅，所述多个存储器单元栅实质上沿所述第二垂直沟道层层叠并且实质上被插入在所述存储器单元栅之间的层间绝缘层彼此隔离；

管道沟道层，所述管道沟道层被配置成将所述第一垂直沟道层与所述第二垂直沟道层耦接；以及

沟道层延伸部分，所述沟道层延伸部分从所述管道沟道层向所述半导体衬底延伸并且被配置成将所述管道沟道层与所述半导体衬底耦接。

2.如权利要求1所述的非易失性存储器件，还包括：

第一管道栅，所述第一管道栅实质上形成在所述管道沟道层与所述第一栅极组之间并且被配置成实质上包围所述第一垂直沟道层；以及

第二管道栅，所述第二管道栅实质上形成在所述管道沟道层与所述第二栅极组之间并且被配置成实质上包围所述第二垂直沟道层。

3.如权利要求1所述的非易失性存储器件，还包括：

第一管道栅，所述第一管道栅被形成为实质上包围所述管道沟道层；以及

第二管道栅，所述第二管道栅被形成为实质上与大致地位于所述第一管道栅之上的所述第一管道栅接触并且实质上包围所述第一垂直沟道层和所述第二垂直沟道层。

4.如权利要求3所述的非易失性存储器件，其中，所述第一管道栅实质上形成在所述半导体衬底内或大致地位于所述半导体衬底之上。

5.如权利要求1所述的非易失性存储器件，还包括P型杂质区，所述P型杂质区与所述沟道层延伸部分耦接并且实质上形成在所述半导体衬底的表面内。

6.如权利要求1所述的非易失性存储器件，还包括第一杂质区，所述第一杂质区实质上形成在所述沟道层延伸部分内。

7.如权利要求6所述的非易失性存储器件，其中，所述第一杂质区为P型杂质区。

8.如权利要求1所述的非易失性存储器件，还包括第二杂质区，所述第二杂质区实质上形成在实质上位于所述第一和第二栅极组之间的所述管道沟道层的表面内。

9.如权利要求8所述的非易失性存储器件，其中，所述第二杂质区为N型杂质区。

10.如权利要求1所述的非易失性存储器件，还包括金属硅化物层，所述金属硅化物层实质上形成在实质上位于所述第一和第二栅极组之间的所述管道沟道层的表面内。

11.如权利要求1所述的非易失性存储器件，还包括金属硅化物层，所述金属硅化物层大致地形成在所述存储器单元栅的侧壁上。

12.一种制造非易失性存储器件的方法，包括以下步骤：

实质上在半导体衬底之上形成牺牲层图案；

通过实质上在所述牺牲层图案之上交替层叠多个第一和第二材料层形成层叠结构；

形成第一和第二沟道孔，所述第一和第二沟道孔被配置成穿透所述层叠结构并且使所述牺牲层图案实质上暴露出来；

通过实质上去除所述牺牲层图案形成管道沟道孔；

大致地在所述管道沟道孔的表面上并且实质上在所述第一和第二沟道孔内形成半导体层；

形成缝隙，所述缝隙被配置成穿透实质上位于所述第一和第二沟道孔与所述半导体层之间的所述层叠结构并且向下延伸到所述半导体衬底；以及

利用半导体层实质上填充所述管道沟道孔和从所述管道沟道孔延伸到所述半导体衬底的所述缝隙的一部分。

13.如权利要求12所述的方法，其中，实质上在所述半导体衬底之上形成所述牺牲层图案的步骤包括以下步骤：

实质上在所述半导体衬底之上形成牺牲层；

去除大致地形成在所述半导体衬底的隔离区上的牺牲层；

通过刻蚀所述半导体衬底的所述隔离区形成隔离沟槽；以及

形成实质上填充所述隔离沟槽的隔离绝缘层。

14.如权利要求12所述的方法，还包括以下步骤：在形成所述缝隙之后，通过将第一杂质实质上注入被所述缝隙暴露出的所述半导体衬底的表面来形成第一杂质区。