[发明专利]存储电路与字线控制电路

权利要求书

1.一种存储电路，包括：

第一PMOS晶体管，耦接于第一电压端与第一节点之间；

第二PMOS晶体管，耦接于所述第一电压端与第二节点之间；

第一NMOS晶体管，耦接于第三节点与第二电压端之间；

第二NMOS晶体管，耦接于第四节点与所述第二电压端之间；存 储单元阵列，包括多个存储单元，其中所述多个存储单元中的至少一 个包含第一反相器及第二反相器，其中所述第一反相器的正电源端耦 接至所述第一节点，所述第一反相器的负电源端耦接至所述第三节点， 所述第二反相器的正电源端耦接至所述第二节点，且所述第二反相器 的负电源端耦接至所述第四节点；以及

所述存储电路更包括可控制所述第一PMOS晶体管、所述第二 PMOS晶体管、所述第一NMOS晶体管、以及所述第二NMOS晶体管 的栅极电压的控制电路，当所述存储电路于节能模式运作时，所述控 制电路控制所述多个栅极电压以启动所述第一PMOS晶体管、关闭所 述第二PMOS晶体管、关闭所述第一NMOS晶体管、并启动所述第二 NMOS晶体管，以将所述第一反相器的输出电压提升至逻辑高电压， 并将所述第二反相器的输出电压下拉至逻辑低电压。

2.如权利要求1所述的存储电路，其特征在于，所述第一反相器 包括：

第三PMOS晶体管，具有源极耦接至所述第一节点；以及

第三NMOS晶体管，具有源极耦接至所述第三节点，栅极耦接至 所述第三PMOS晶体管的栅极，以及漏极耦接至所述第三PMOS晶体 管的漏极；

且所述第二反相器包括：

第四PMOS晶体管，具有源极耦接至所述第二节点，栅极耦接至 所述第三PMOS晶体管的漏极，以及漏极耦接至所述第三PMOS晶体 管的栅极；以及

第四NMOS晶体管，具有源极耦接至所述第四节点，栅极耦接至 所述第四PMOS晶体管的栅极，以及漏极耦接至所述第四PMOS晶体 管的漏极。

3.如权利要求1所述的存储电路，其特征在于，所述存储单元更 包括：

第一传输栅晶体管，耦接于位线以及所述第一反相器的输出端之 间，具有栅极耦接至字线；以及

第二传输栅晶体管，耦接于反向位线以及所述第二反相器的输出 端之间，具有栅极耦接至所述字线。

4.如权利要求1所述的存储电路，其特征在于，当所述存储电路 于启动模式运作时，所述控制电路控制所述第一PMOS晶体管、所述 第二PMOS晶体管、所述第一NMOS晶体管、以及所述第二NMOS 晶体管的所述多个栅极电压以启动所述第一PMOS晶体管、启动所述 第二PMOS晶体管、启动所述第一NMOS晶体管、并启动所述第二 NMOS晶体管，以使所述存储单元储存数据。

5.如权利要求1所述的存储电路，其特征在于，当所述存储电路 于睡眠模式运作时，所述控制电路控制所述第一PMOS晶体管、所述 第二PMOS晶体管、所述第一NMOS晶体管、以及所述第二NMOS 晶体管的所述多个栅极电压至所述第一PMOS晶体管、所述第二 PMOS晶体管、所述第一NMOS晶体管、以及所述第二NMOS晶体管 的阈值电压，以使所述存储单元以较少的功率消耗保存所储存的数据。

6.如权利要求5所述的存储电路，其特征在于，所述控制电路包 括：

第一控制逻辑电路，依据反相节能信号以及睡眠信号控制所述第 一PMOS晶体管的栅极电压；

第二控制逻辑电路，依据所述反相节能信号以及所述睡眠信号控 制所述第二PMOS晶体管的栅极电压；

第三控制逻辑电路，依据节能信号以及反相睡眠信号控制所述第 一NMOS晶体管的栅极电压；以及

第四控制逻辑电路，依据所述节能信号以及所述反相睡眠信号控 制所述第二NMOS晶体管的栅极电压；

其中所述反相节能信号是通过反转所述节能信号而得，所述节能 信号表示是否所述存储电路于所述节能模式中操作，而所述反相睡眠 信号是通过反转所述睡眠信号而得，所述睡眠信号表示是否所述存储 电路于所述睡眠模式中操作。