[发明专利]一种具有低操作电压的NROM结构器件

说明书

技术领域

本发明涉及半导体微电子技术领域，尤其涉及一种具有低操作电压的NROM结构器件。

背景技术

NROM（nitride based read-only memory）技术由于能够提供更高的存储密度和快速的低电压编程而成为下一代非易失存储器的有力竞争者。NROM与SONOS器件有同样简单的结构，可以和标准的CMOS制作流程兼容，并且在门极介质的堆积中可以使用更厚的底部氧化层，这可以改善存储电子的保存时间和减少读操作的扰动。NROM用ONO门极介质堆积存储信息，和SONOS器件用FN隧穿或是直接隧穿来写和擦除不同。NROM利用沟道热电子（从源端注入沟道的电子在横向电场的作用下加速，在漏端附近具有了较高的动能，被称为热电子）的局域注入方式来编译（对于P型衬底漏极加正电压，门极加正电压），这些注入的电子存储在利用陷阱能级存储电荷的氮化硅层中，使漏端存储一定数量的电子。通过交换源极和漏极（源极加正电压，门极加正电压）使源端的氮化硅层也存储一定数量的电子。这种方式使每个NROM单元可以在源端和漏端附近分别存储一位数据，提高了单位面积芯片的存储密度，成为闪存器件新的发展方向。

热电子的产生和注入是漏端所加电压产生的横向电场和门极所加电压产生的纵向电场的合作过程。但是二者之间又有一定的相互制约：大的纵向电场会降低横向电场，从而使热电子的数量减少；如果为了得到较多的热电子而减少纵向电场，又会降低产生的热电子进入氮化硅的概率和速度。纵向电场和横向电场之间的权衡是需要考虑的，为了保证有足够的热电子源漏极需要加一个较高的电压（4~5V），而要保证这些电子可以通过硅和二氧化硅的势垒（3.1eV）注入到存储电荷的氮化硅层中，因此编程时也需要高的栅极电压（7~9V）。所需的高的操作电压会导致高的功耗，并且也会影响器件的可缩小性。

高操作电压产生的影响主要有如下几点：（a）热电子的编程效率低（Ig/Id=10e^-6左右），功耗大。（b）高的编程电压使与被编程单元具有相同位线的单元具有很大的漏电流，增大了功耗。（c）高的编程电压不利于存储芯片密度的提高。（d）高的操作电压会影响核心存储阵列的缩小（多晶硅字线之间的交叉耦合，导致单元的误编程）。

发明内容

本发明针对现有技术中存在的不足之处，提供一种改进的NROM结构，使的编译时，这层中两端的氮化硅层对应的沟道区域的阈值电压降低，有利于电子的收集，中间的P⁺型多晶硅的功函数较大，有较高的阈值电压，这样就会减弱沟道区的纵向电场，从而有利于横向电场对热电子的加速。使得热电子在中间区域获得较大的速度，而且电子在两端的收集热电子的区域增加。

为了实现上述目的本发明提供一种具有低操作电压的NROM结构器件，在具有源漏极的硅衬底上设有多层结构的栅极，所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层、电荷存储氮化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；所述多晶硅控制栅具有较大的顶部和较小的底部，所述底部嵌入电荷存储氮化硅层并将电荷存储氮化硅层分割成不相连的左右两部分，所述多晶硅控制栅底部与阻挡氧化硅层相接触；所述栅极四周设有侧墙，所述源漏极分别设在栅极两侧的硅衬底中。

在本发明提供的一个优选实施例中，其中所述硅衬底为P型硅衬底。

在本发明提供的一个优选实施例中，其中所述多晶硅控制栅为P⁺多晶硅控制栅。

在本发明提供的一个优选实施例中，其中所述隧穿氧化硅层的厚度为3~4mm、氮化硅层的厚度为6~8 mm、阻挡氧化硅层厚度为4~6 mm。

在本发明提供的一个优选实施例中，其中所述两侧氮化硅层底部区域和多晶硅控制栅底部区域之比为1：3：1。

本发明的另外一个目的在于，提供一种形成上述具有低操作电压的NROM结构器件的方法，首先在硅衬底上先后制备隧穿氧化硅层、氮化硅层、阻挡氧化硅层、电荷存储氮化硅层，其次在电荷存储氮化硅层上刻蚀出填充多晶硅的区域，之后沉积多晶硅并制作相应的多晶硅控制栅，最后蚀除去多余部分制作侧墙和源漏极。

本发明的目的还在于提供一种形成上述具有低操作电压的NROM结构器件的方法，首先在硅衬底上先后制备隧穿氧化硅层、氮化硅层、电荷存储氮化硅层；其次将电荷存储氮化硅层两端的多晶硅去除，后淀积氮化硅，最后蚀除去多余部分制作侧墙和源漏极。

在本发明提供的一个优选实施例中，其中所述硅衬底为P型硅衬底。