[发明专利]一种半导体器件以及制作半导体器件的方法

说明书

本发明公开了一种半导体器件以及制作半导体器件的方法。所述方法包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。本发明的方法通过在NMOS晶体管的高k介电层上形成扩散阻挡层，可以有效地防止随后形成的功函数金属层和铝金属层中包含的铝向界面层和高k介电层中扩散，进而避免NMOS晶体管的阈值电压增加。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件以及制作半导体器件的方法。

背景技术

随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。

金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。

图1为目前常见的一种NMOS晶体管的金属栅极的示意图。如图1所示，金属栅极100包括高k介电层101、位于高k介电层101上的高k盖帽层102、在高k盖帽层102上具有包围结构的N型功函数金属层103（例如钛铝金属层）、在N型功函数金属层103内侧具有包围结构的阻挡层104（例如氮化钛层）、在阻挡层104内侧具有包围结构的浸润层105以及填充在浸润层105内侧的铝金属层106。

然而，上述金属栅极中N型功函数金属层103和铝金属层106中的铝很容易扩散到高k介电层101和该金属栅极100与半导体衬底之间的界面层（未示出）中，这将导致NMOS晶体管的功函数值向PMOS晶体管的功函数值偏移，进而导致NMOS晶体管的预置电压（Vt）增加。

因此，目前急需一种半导体器件以及制作半导体器件的方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：a）在半导体衬底的N型区域上形成伪栅极堆叠结构，其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层，其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层；b）在所述半导体衬底的P型区域上形成P型金属栅极结构；c）去除所述伪栅极材料层，以形成开口；以及d）在所述开口中填充N型金属栅极材料层，以形成N型金属栅极结构。

优选地，所述b）步骤包括：b1）在所述半导体衬底的所述P型区域上形成伪栅极；b2）在所述N型区域中所述伪栅极堆叠结构的两侧形成源极和漏极，且在所述P型区域中所述伪栅极的两侧形成源极和漏极；b3）在所述半导体衬底上形成包围所述伪栅极和所述伪栅极堆叠结构的层间介电层；b4）去除所述伪栅极至露出所述半导体衬底，以在所述P型区域上形成填充开口；以及b5）在所述填充开口内形成P型金属栅极结构。