[发明专利]一种半导体器件以及制作半导体器件的方法有效
| 申请号: | 201210226442.9 | 申请日: | 2012-07-02 |
| 公开(公告)号: | CN103531470B | 公开(公告)日: | 2018-10-23 |
| 发明(设计)人: | 平延磊;周鸣 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 高伟;付伟佳 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 半导体器件 以及 制作 方法 | ||
1.一种制作半导体器件的方法,其特征在于,包括:
a)在半导体衬底的N型区域上形成伪栅极堆叠结构,其由下而上依次包括界面层、高k介电层、高k盖帽层和伪栅极材料层,其中在所述高k介电层和所述高k盖帽层之间还形成有扩散阻挡层;
b)在所述半导体衬底的P型区域上形成P型金属栅极结构;
c)去除所述伪栅极材料层,以形成开口;以及
d)在所述开口中填充N型金属栅极材料层,以形成N型金属栅极结构。
2.如权利要求1所述的方法,其特征在于,所述b)步骤包括:
b1)在所述半导体衬底的所述P型区域上形成伪栅极;
b2)在所述N型区域中所述伪栅极堆叠结构的两侧形成源极和漏极,且在所述P型区域中所述伪栅极的两侧形成源极和漏极;
b3)在所述半导体衬底上形成包围所述伪栅极和所述伪栅极堆叠结构的层间介电层;
b4)去除所述伪栅极至露出所述半导体衬底,以在所述P型区域上形成填充开口;以及
b5)在所述填充开口内形成P型金属栅极结构。
3.如权利要求2所述的方法,其特征在于,所述P型金属栅极结构的形成方法包括:
在所述填充开口内所述半导体衬底上依次形成界面层、高k介电层和高k盖帽层;
在所述高k盖帽层上依次形成P型功函数金属层、阻挡层、浸润层和铝金属层,其中所述铝金属层填满所述填充开口的剩余部分;以及
执行平坦化工艺去除所述层间介电层以上的所述P型功函数金属层、所述阻挡层、所述浸润层和所述铝金属层,以形成所述P型金属栅极结构。
4.如权利要求1或3所述的方法,其特征在于,所述高k介电层的材料为HfO2、HfZrO和HfSiON中的至少一种。
5.如权利要求1或3所述的方法,其特征在于,所述高k盖帽层的材料为氮化钛。
6.如权利要求1所述的方法,其特征在于,所述N型区域的所述N型金属栅极材料层包括位于所述开口的底部和侧壁上的N型功函数金属层、位于所述N型功函数金属层上的阻挡层、位于所述阻挡层上的浸润层和填满所述开口的剩余部分的铝金属层。
7.如权利要求1所述的方法,其特征在于,所述扩散阻挡层是采用物理气相沉积法形成的。
8.如权利要求1所述的方法,其特征在于,所述扩散阻挡层为氧化钛层或氮化硼层。
9.如权利要求1所述的方法,其特征在于,所述扩散阻挡层的厚度为0.2-1nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210226442.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





