[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

在半导体集成电路的制造过程中，光刻是一种用于定义后续工艺区域的常用工艺。所述光刻工艺包括，首先在半导体层表面形成光刻胶层（photoresist，PR）；然后对所述光刻胶层进行曝光显影，使所述光刻胶层图形化，并暴露出待处理的半导体层表面；之后对所暴露出的待处理半导体层进行刻蚀或离子注入等后续工艺。

在现有的半导体器件前段工艺（Front End Of Line，FEOL）中，采用光刻工艺形成阱区的过程如图1至图4所示，包括：

请参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域I、以及与所述第一区域I相邻的第二区域II，所述第一区域I和第二区域II之间具有浅沟槽隔离结构101；所述半导体衬底100的材料为硅、硅锗、碳化硅或砷化镓等，所述浅沟槽隔离结构101的材料为氧化硅。

请参考图2，形成覆盖所述第一区域I、第二区域II和浅沟槽隔离结构101表面的光刻胶层102。

请参考图3，对所述光刻胶层102进行曝光，暴露出所述第一区域I表面。

请参考图4，在对所述光刻胶层102进行曝光后，对所述第一区域I进行离子注入，形成阱区103。

然而，现有技术采用光刻工艺形成阱区时，所形成的光刻胶层的特征尺寸与设计尺寸不一致，导致所形成的阱区的特征尺寸与设计尺寸存在差异。

更多采用光刻工艺形成半导体器件的方法请参考专利号为US 6607984B1的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，使所形成的光刻胶层的尺寸与设计尺寸相同，且在同一半导体衬底表面形成的光刻胶层的尺寸均匀。

为解决上述问题，本发明一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域，所述第一区域和半导体衬底的其他区域之间具有浅沟槽隔离结构，所述半导体衬底表面具有掩膜层；在所述掩膜层和浅沟槽隔离结构表面形成抗反射薄膜；平坦化所述掩膜层表面的抗反射薄膜，在所述浅沟槽隔离结构表面形成抗反射层，所述抗反射层的表面不高于所述掩膜层顶部；在形成所述抗反射层之后，去除所述掩膜层；在去除所述掩膜层后，在所述半导体衬底和抗反射层表面形成光刻胶层；对所述光刻胶层进行曝光，暴露出所述第一区域表面。

可选地，所述抗反射层的材料为氮氧化硅、氮化硅或碳氧化硅。

可选地，所述抗反射层的厚度为5~50纳米。

可选地，所述抗反射层的折射率为1.5~2.5，光刻常数为0.3~2，所吸收的光波长为193~248纳米。

可选地，所述掩膜层和浅沟槽隔离结构的形成步骤为：采用沉积工艺在所述半导体衬底表面形成掩膜薄膜；刻蚀所述掩膜薄膜，暴露出需要形成浅沟槽隔离结构的半导体衬底表面，形成掩膜层；以所述掩膜层为掩膜，刻蚀所述半导体衬底，形成开口；在所述开口内填充满绝缘材料，形成浅沟槽隔离结构。

可选地，还包括：在形成掩膜薄膜之前，在半导体衬底表面形成氧化衬垫层。

可选地，所述氧化衬垫层的形成工艺为化学气相沉积工艺，材料为氧化硅。

可选地，所述氧化衬垫层在形成光刻胶层之前被去除。

可选地，所述抗反射薄膜的厚度为50~200纳米。

可选地，所述掩膜层的材料为氮化硅。

可选地，所述抗反射薄膜的形成工艺为化学气相沉工艺。

可选地，平坦化所述掩膜层表面的抗反射薄膜的工艺为化学机械抛光工艺。

可选地，还包括：在形成光刻胶层之前，在所述半导体衬底表面形成保护层。

可选地，所述保护层的材料为氧化硅，形成工艺为热氧化工艺。

可选地，还包括：在对所述光刻胶层进行曝光后，对所述第一区域进行离子注入，形成阱区；在离子注入之后，去除所述光刻胶层和抗反射层。

可选地，所述去除抗反射层的工艺为干法刻蚀或湿法刻蚀。

可选地，所述浅沟槽隔离结构的材料为氧化硅。

与现有技术相比，本发明的技术方案具有以下优点：