[发明专利]一种数据存储器及其读取控制方法

说明书

技术领域

本发明涉及集成电路设计领域，具体涉及一种存储器数据读取控制技术。

背景技术

随着集成电路技术的飞速发展，为了提高系统芯片(SOC)的性能，都会在SOC内部内嵌大量存储器，SOC内部存储阵列面积达到芯片面积的70％以上，现有的存储器由字线(word line，WL)和位线(bit line，BL)相互垂直交叉排列；在每一个字线和位线的交叉点上接有存储单元(元器件)；在读出数据时，首先由行译码器选择其中一根字线，接在这一根字线(行)上的所有的存储单元与各自的位线(列)相连接，各个位线上得到与存储单元所记忆的数据相对应的微小信号，通过灵敏放大器(sense amplifier)进行放大；然后，由列译码器选择其中一个读出并放大，将放大了的信号通过多路输出复用器(multiplexer)送给输出电路；在写数据时，要将写入的数据送给由列译码器选择的位线，通过特定的写入电路将数字信号写入指定的存储单元。

在SOC的功耗分析过程中，其功耗的主要来源是系统存储器读写的动态功耗，这是由存储阵列的结构特点决定的，大电容长位线连接的存储阵列的数据读取过程中，长位线的电平翻转使系统动态功耗大幅增大。存储器的功耗问题成为SOC设计需要考虑的重点问题之一。减少存储器的功耗可以有效减少系统芯片的整体功耗，因此采用合理的电路设计实现存储器功耗节省是降低SOC功耗的有效方法之一。

发明内容

本发明所要解决的技术问题是通过减少存储器的功耗，有效减少系统芯片的整体功耗。

为了解决上述技术问题，本发明提供了一种数据存储器，所述存储器还包括截断管和截止信号产生电路，在存储单元与灵敏放大器相连的两根位线上设置所述截断管，所述截止信号产生电路的控制信号输入端与位线相连，截止信号产生电路的截止信号输出端与所述截断管的截止信号输入端相连，所述截止信号产生电路在位线的输出信号大于阈值时，输出截止信号控制截断管关闭。

优选地，所述存储器还包括判断电路，所述判断电路设置在位线与截止信号产生电路相连的电路上，用于判断位线的信号是否大于阈值。

优选地，所述存储器还包括充电电路，所述充电电路设置在电源与两根位线，用于向位线充电。

优选地，所述截断管为PMOS管，所述PMOS管的栅极为截止信号输入端，所述PMOS管的源极与存储单元相连，所述PMOS管的漏极与灵敏放大器相连。

优选地，所述截止信号产生电路包括与门、与非门、第一反相器、第二反相器、第三反相器、PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中时钟信号和第三反相器的输出信号作为与门的输入信号，控制信号作为第一反相器的输入信号，第一反相器的输出信号和与门的输出信号作为与非门的输入信号，时钟信号作为第二反相器的输入信号，第二反相器的输出信号作为第一NMOS管的栅极信号和第二NMOS管的栅极信号，与非门的输出信号作为PMOS管的栅极信号，PMOS管的源极接在电源上，PMOS管的漏极与第一NMOS管的漏极相连，第一NMOS管的源极与第二NMOS管的漏极相连，第二NMOS管的源极接地，PMOS管的漏极与第一NMOS管的漏极连线上的信号作为第三反相器的输入信号和第三NMOS管的栅极信号，第一NMOS管的源极与第二NMOS管的漏极连线上的信号作为第三NMOS管的源极信号，第三NMOS管的漏极接在电源上，第三反相器的输出信号作为截止信号输出。

优选地，所述位线为大电容长位线。

为了解决上述技术问题，本发明还提供了一种数据存储器的读取控制方法，包括：当发生存储单元数据读取操作时，截断管开启，存储单元对位线充电，所述存储单元内的数据经过灵敏放大器读出，当位线的输出信号大于阈值时，所述截止信号产生电路输出截止信号控制截断管关闭。

进一步地，利用判断电路判断所述输出信号是否大于阈值，所述位线的输出信号包括位线的输出电压值或者位线的充电时间。

与现有技术相比，本发明的数据存储器在芯片内部存储阵列输入输出电路中设计截断控制管，使存储单元数据读取的两根位线与灵敏放大器之间实现可控隔离，从而在保证数据读取可靠的基础上，减少了长位线电平翻转带来的系统功耗。

附图说明

图1为本发明实施例的数据存储器的结构框图；图2为本发明实施例的数据存储器的结构示意图；图3为本发明实施例的截止信号产生电路结构意图。

具体实施方式