[发明专利]测试装置及测试方法

说明书

技术领域

本发明涉及测试装置及测试方法。

背景技术

被称为源同步的、与数据信号一起并行输出同步用时钟信号的接口已广为人知。专利文献1记载了对采用这样接口的被测试器件进行测试的测试装置，该测试装置，根据被测试器件输出的时钟信号对数据信号的数据值进行取样，将取样得到的数据值与期望值进行比较。

专利文献1：美国专利第7644324号说明书

专利文献2：特开2002-222591号公报

专利文献3：美国专利6556492号说明书

发明内容

发明要解决的问题

但是，在测试采用这种接口的被测试器件时，是在缓冲器中暂时存储所取样的数据值之后读出，与期望值比较。可是，如果测试装置从缓冲器中读出数据值的时序早，则取样后的数据值在缓冲器存储之前已经被读出处理了，因而无法进行正确的测试。同时，如果测试装置从缓冲器读出数据值的时序晚，缓冲器溢出，也不能做正确的测试。因此，测试装置必须在恰当的时序中从缓冲器读出恰当的数据数的数据。

解决问题的技术方案

为了解决上述问题，本发明的第1方式中，提供一种测试装置以及这种测试装置中的测试方法。所述测试装置，是测试输出数据信号和表示取样所述数据信号的时序的时钟信号的被测试器件的测试装置，其具备：缓冲部，缓冲所述数据信号；图案发生部，在每个该测试装置的测试周期，发生控制信号及所述数据信号的期望值；读出控制部，在每个所述测试周期，以所述控制信号指示从所述缓冲部读出数据为条件，自所述缓冲部读出所述数据信号；判断部，比较被所述读出控制部读出的所述数据信号和被所述图案发生部发生的所述期望值。

另外，上述发明的概要，并未列举出本发明的必要技术特征的全部，同时，这些特征群的次级组合也成为发明。

附图说明

【图1】表示被测试器件200，及对其进行测试的本实施方式涉及的测试装置10。

【图2】表示从被测试器件200输出的数据信号及时钟信号的时序。

【图3】表示本实施方式涉及的测试装置10的构成。 

【图4】表示时钟生成部36构成的一个例子，及数据取得部38构成的一个例子。

【图5】表示数据信号、时钟信号、延迟信号、第1选通信号、第2选通信号以及取样时钟的时序的一个例子。

【图6】表示进行作为存储器器件的被测试器件200的功能测试时的时序图。

【图7】表示在读出处理的过程中，从测试装置10向被测试器件200发送的命令及读使能信号、从被测试器件200向测试装置10发送的时钟信号及数据信号、屏蔽信号及取样时钟的时序，以及从缓冲部58向判断部42转送的数据的时序的一个例子。

【图8】表示图案存储器23中存储的测试命令、控制信号以及图案的一个例子。

【图9】表示按照时钟信号DQS的时序采集数据信号DQ的数据值时的，读出标志及比较标志的发生时序例。

【图10】表示按照在测试装置10内部发生的时序信号的时序采集数据信号DQ的数据值时中的读出标志及比较标志的发生时序例。

【图11】表示本实施例的第1变形例涉及的测试装置10的构成。

【图12】表示数据信号DQ、时钟信号DQS、读出标志、比较标志及地址比较时序的一个例子。

具体实施方式

下面通过发明的实施的方式说明本发明，但下述实施方式并不限定权利要求所涉及的发明，另外，在实施方式中说明的特征的组合并非全部都是发明的解决手段所必须的。

图1，表示被测试器件200，及对其进行测试的本实施方式涉及的测试装置10；图2，表示从被测试器件200输出的数据信号及时钟信号的时序。

本实施方式涉及的测试装置10，对被测试器件200进行测试。在本实施方式中，被测试器件200，通过作为双向总线的DDR（Double Data Rate）接口，和其他器件进行数据的收发。

DDR接口，并行转送多条数据信号DQ和表示取样数据信号DQ的时序的时钟信号DQS。在本例中，DDR接口，比如，如图2所示，对4条数据信号DQ0、DQ1、DQ2、DQ3转送1条时钟信号DQS。同时，DDR接口，相对时钟信号DQS的比率，转送与时钟信号DQS同步的2倍比率的数据信号DQ。