[发明专利]沟槽晶体管和沟槽晶体管的制造方法

说明书

背景技术

诸如沟槽金属氧化物半导体场效应晶体管(沟槽MOSFET)之类的场效应控制的功率开关结构已经被用于包括但不限于电源中的开关和功率转换器（例如半桥）的各种应用。

在开关损耗和开关速度方面优化的沟槽MOSFET的指标是称作优值系数 (Figure of Merit，FOM)的有源区无关的积（active area-independent product），其等于导通晶体管的栅极电荷Q_G和导通状态电阻R_(DS)ON的乘积。栅极电荷Q_G取决于栅极-漏极电容C_GD。

为了满足对沟槽MOSFET的电特性的需求，期望减小它们的导通状态电阻R_(DS)ON和它们的栅极-漏极电容C_GD二者，即减小FOM。

发明内容

根据半导体器件的一个实施例，所述半导体器件包括半导体本体，所述半导体本体包括第一表面和第二表面。所述半导体器件进一步包括从所述第一表面延伸到所述半导体本体内的沟槽结构。所述沟槽结构包括：在所述沟槽结构的第一部分中的第一栅极介电部分和第一栅极电极部分，以及在所述沟槽结构的第二部分中的第二栅极介电部分和第二栅极电极部分。所述第一部分中的所述沟槽结构的宽度等于所述第二部分中的所述沟槽结构的宽度。所述半导体器件进一步包括在所述沟槽结构的侧壁处毗连所述第一栅极介电部分和第二栅极介电部分的本体区。所述第一栅极介电部分的底部边缘与所述第一表面之间的距离d₁和所述第二栅极介电部分的所述底部边缘与所述第一表面之间的距离d₂满足50 nm < d₁ - d₂。

根据半导体器件的另一实施例，所述半导体器件包括半导体本体，所述半导体本体包括第一表面和第二表面。所述半导体器件进一步包括从所述第一表面延伸到所述半导体本体内的沟槽结构。所述沟槽结构包括在所述沟槽结构的第一部分中的第一栅极电极部分和在所述沟槽结构的第二部分中的第二栅极电极部分。所述第一部分中的所述沟槽结构的宽度等于所述第二部分中的所述沟槽结构的宽度。所述半导体器件进一步包括在所述沟槽结构的侧壁处毗连栅极介电部分的本体区。所述第一栅极电极部分的底部边缘与所述第一表面之间的距离d₁’大于所述第二栅极电极部分的底部边缘与所述第一表面之间的距离d₂’。从所述栅极电介质起10nm至20nm之间的横向距离处的所述第一表面与所述本体的底部边缘之间的距离d₃满足-100nm < d₁’ - d₃ < 200nm。

根据半导体器件的又一个实施例，所述半导体器件包括半导体本体，所述半导体本体包括第一表面和第二表面。所述半导体器件进一步包括从所述第一表面延伸到所述半导体本体内的沟槽。所述沟槽包括在所述沟槽的第一部分中的第一栅极电极部分和在所述沟槽的第二部分中的第二栅极电极部分。所述第一栅极电极部分和所述第二栅极电极部分是所述沟槽中的一个连续的栅极电极的部分。所述第一栅极电极部分比所述第二栅极电极部分从所述第一表面更深地延伸到所述半导体本体内。

根据形成半导体器件的方法的实施例，所述方法包括形成从第一表面延伸到半导体本体内的沟槽结构。所述方法进一步包括在所述沟槽结构的第一部分中形成第一栅极介电部分和第一栅极电极部分，在所述沟槽结构的第二部分中形成第二栅极介电部分和第二栅极电极部分。所述第一部分中的所述沟槽结构的宽度被形成为等于所述第二部分中的所述沟槽结构的宽度。所述方法进一步包括形成在所述沟槽结构的侧壁处毗连所述第一栅极介电部分和第二栅极介电部分的本体区。所述方法进一步包括形成满足50 nm < d₁ - d₂的所述第一栅极电极部分的底部边缘与所述第一表面之间的距离d₁和所述第二栅极电极部分的底部边缘与所述第一表面之间的距离d₂。

在阅读了以下的详细描述并且在查看了附图之后，本领域的技术人员将认识到额外的特征和优点。

附图说明