[发明专利]半导体器件测试方法

权利要求书

1.一种半导体器件测试方法，包括：

在衬底上形成栅绝缘介质层；

在栅绝缘介质层上形成无应力金属屏蔽层；

在无应力金属屏蔽层中形成栅极形状的多个无应力金属屏蔽层线条构成的凹槽阵列；

在凹槽阵列中形成应力金属栅层；

去除无应力金属屏蔽层顶部的应力金属栅层，余下的应力金属栅在衬底中形成多个沟道应变区；

采用Raman测量凹槽阵列中应力金属栅层下方的短沟道衬底应变。

2.根据权利要求1所述的方法，其中，无应力金属屏蔽层线条宽度在10nm到1000nm范围内，凹槽阵列宽度大于Raman光斑直径。

3.根据权利要求2所述的方法，Raman光斑直径大于等于1微米。

4.根据权利要求1所述方法，其中，无应力金属屏蔽层厚度足以屏蔽除应力金属栅层正下方衬底以外的Raman光波信号，使得能够通过Raman测量应力金属栅正下方短沟道衬底应变。

5.根据权利要求1所述的方法，其中，应力金属栅层的厚度既能够不屏蔽、甚至增强Raman信号，又能够引起其下方衬底晶格形变并记忆。

6.根据权利要求5所述的方法，其中，应力金属栅层的厚度小于10nm。

7.根据权利要求1所述的方法，其中，衬底包括单晶体硅或绝缘体上硅基底，或应变硅衬底，或包括锗硅衬底、III-V族化合物、II-VI族化合物、石墨烯的高迁移率衬底材料。

8.根据权利要求1所述的方法，其中，栅绝缘介质层包括选自HfO₂、HfSiO_x、HfSiON、HfAlO_x、HfTaO_x、HfLaO_x、HfAlSiO_x、HfLaSiO_x及其组合的铪基高K介质材料，选自ZrO₂、La₂O₃、LaAlO₃、TiO₂、Y₂O₃及其组合的稀土基高K介质材料，以及选自SiO₂、SiON、Si₃N₄、Al₂O₃的常用绝缘介质材料，以及上述各类材料的复合多层结构。

9.根据权利要求1所述的方法，其中，应力金属栅层包括氮化钛、氮化钽及其组合，淀积方法包括LPCVD、PECVD、蒸发、溅射、离子束沉积、PLD、ALD及其组合。

10.根据权利要求1所述的方法，其中，无应力金属屏蔽层的厚度等于栅的高度。

11.根据权利要求1所述的方法，其中，形成凹槽阵列的方法为槽形开口曝光/光刻。

12.根据权利要求11所述的方法，其中，由等离子刻蚀、RIE或湿法腐蚀实现各向异性刻蚀，形成直角沟槽，沟槽深度为无应力金属屏蔽层厚度，沟槽宽度为沟道宽度。

13.根据权利要求1所述方法，其中，通过LPCVD、PECVD、蒸发、溅射、离子束沉积、PLD、ALD及其组合的方法淀积无应力金属屏蔽层，材料包括Al、Ti、Cu、Mo及其组合，淀积厚度等于沟槽深度。

14.根据权利要求1所述的方法，通过CMP、光刻/刻蚀的方法去除无应力金属屏蔽层上的部分应力金属栅层，形成独立的应力金属栅。

15.根据权利要求1所述的方法，其中，采用光斑直径1微米的Raman测量应力金属栅下短沟道，通过Raman shift判断沟道中衬底应变。

16.一种半导体测试结构，包括：

衬底；

衬底上的多个无应力金属屏蔽层线条构成的凹槽阵列，凹槽阵列的宽度大于Raman光斑最小直径；

凹槽阵列中多个无应力金属屏蔽层线条之间的多个应力金属栅线条；

应力金属栅线条下方衬底中的多个应变沟道区。