[发明专利]形成FinFET的方法

说明书

技术领域

本申请涉及半导体制造领域，尤其涉及一种形成FinFET（FinField-effecttransistor，鳍式场效晶体管）的方法。

背景技术

随着半导体技术的发展，作为其发展标志之一的金属氧化物半导体晶体管(MOSFET)的特征尺寸一直遵循摩尔定律不断缩小。为了适应集成电路小型化和高性能的要求，近些年来，三维集成技术得到广泛重视，以MOS为例，即发展出水平多面栅结构、纵向多面栅结构等三维结构。

三维结构的多面栅MOSFET可根据栅与衬底平行或是垂直的位置关系直观的分为水平多面栅MOSFET(Planar DG)以及纵向多面栅MOSFET。另外，根据电流流向与衬底的关系纵向多面栅MOSFET又分为FinFET（FinField-effecttransistor，鳍式场效晶体管）结构(电流方向平行于衬底)和Sidewall结构(电流方向垂直于衬底)。

图1a~图1d示出了典型的FinFET结构制造流程，如图1a所示，提供半导体基底10，所述半导体基底10上预定义有多个半导体鳍状物位置，在半导体基底10上依次形成衬垫氧化层11和硬掩膜层（未示出），图案化硬掩膜层，使图案化的硬掩膜层12对应覆盖于所述预定义的多个半导体鳍状物位置；如图1b所示，以所述图案化的硬掩膜层12为屏蔽，刻蚀所述半导体基底10，以形成半导体鳍状物13，并在各个半导体鳍状物13之间形成凹陷14；如图1c所示，去除硬掩膜层及衬垫氧化物层，以介电材料15，如高密度等离子体（HDP）氧化物、四乙氧基硅烷（TEOS）氧化物等，填充凹陷14；如图1d所示，回刻所述填充于所述凹陷14的介电材料，以暴露预定高度的半导体鳍状物13，并在所述半导体鳍状物13表面热氧化形成栅介质层16，最后沉积多晶硅层17，以在半导体基底10上形成垂直于所述半导体鳍状物13延伸方向的栅极17。

在FinFET结构的实际制造过程中，半导体基底10的材料一般为单晶硅，进行刻蚀形成半导体鳍状物时容易对单晶硅的结晶结构产生破坏，进而产生缺陷，使得载流子迁移率变低，且由于刻蚀的难以精确控制，半导体鳍状物形成时的表面（即刻蚀后的表面）粗糙度较高，进而导致其表面上形成的栅介质层中存在电荷捕获陷阱，进而影响器件性能。再者，在现有的FinFET结构的制造方法中，工艺流程过于繁琐，因此，如何简化其工艺流程，与现有CMOS工艺融合也是亟待解决的问题。

发明内容

鉴于现有技术的缺陷，本发明提供一种形成FinFET的方法，在简化了现有工艺流程的同时，避免了在形成半导体鳍状物时其表面形貌粗糙度较高，对硅结晶产生破坏的问题。

本发明采用的技术手段如下：一种形成FinFET的方法，包括：

提供半导体基底，所述半导体基底上预定有有源区，且所述预定义的有源区中预定义有半导体鳍状物的位置；

在所述半导体基底上依次形成有衬垫氧化层和硬掩膜层；

在所述硬掩膜层上形成图案化的光阻胶层，图案化的光阻胶层窗口对应于所述预定义的半导体鳍状物位置；

以所述图案化的光阻胶层为屏蔽，依次刻蚀硬掩膜层以及衬垫氧化层，以形成凹陷，所述凹陷底部暴露所述半导体基底表面；

通过外延，在所述凹陷底部暴露的半导体基底表面处形成半导体层，所述半导体层填充所述凹陷；

依次刻蚀去除所述硬掩膜层和衬垫氧化层，以暴露的所述半导体层为半导体鳍状物；

在所述半导体鳍状物表面热氧化形成栅介质层；

在半导体基底上沉积多晶硅层，形成垂直于半导体鳍状物延伸方向的栅极。

进一步，在所述半导体基底上依次形成有衬垫氧化层和硬掩膜层之后，形成所述窗口对应于所述预定义的半导体鳍状物位置的图案化光阻胶之前，还包括刻蚀形成浅沟槽隔离的步骤，该步骤包括：

依次刻蚀所述衬垫氧化层和硬掩膜层，以在所述预定的有源区两侧的半导体基底中形成浅沟槽；

在所述半导体基底上沉积介电材料，并进行化学机械研磨，以使所述介电材料表面与所述硬掩膜表面齐平；

在刻蚀所述衬垫氧化层时，还包括刻蚀去除位于所述半导体基底表面之上部分的所述介电材料的步骤。

进一步，所述凹陷的深度为5nm至60nm。

进一步，所述图案化的光阻胶层窗口的宽度为5nm至30nm。

进一步，采用干法刻蚀去除所述硬掩膜，所述干法刻蚀的参数包括，以二氟甲烷、六氟化硫、氮气以及氦气为刻蚀气体，电源功率为550至650瓦，偏压为55至65瓦，压力为2至10mTorr。