[发明专利]一种封装结构及其制造方法

说明书

技术领域

本发明涉及一种封装结构，特别涉及一种电性连结金属架的制造方法与具有该金属架的封装结构。

背景技术

导线架(lead frame)是一种被应用在集成电路(IC)封装的材料，其具有不同的型式，例如四边引脚扁平式封装(QFP)、薄小外型封装(TSOP)、小外型晶体管(SOT)或J型引脚小外型封装(SOJ)。藉由组装和互相连结半导体元件至导线架来构成封胶(molding)的半导体元件，此结构常常使用塑性材料封胶。导线架由金属带状物(metal ribbon)构成，且具有桨状物(paddle)(亦为已知的晶粒桨状物(die paddle),晶粒附加标签(die-attach tab),or岛状物(island))，半导体元件设在该桨状物上。前述导线架具有多个导线(lead)不与该桨状物重迭排列。

传统上，集成电路晶片是使用晶粒结合(die bond)的方式设置在导线架上。前述晶粒结合的制造程序包含很多步骤：打线(wire bond)、集成电路晶片封胶、切单后测试等等。藉由整合或封装导线架和其他元件，例如电感或电容，可以制造不同的产品。因为制程容易、成熟且信赖性良好，为目前最主要制程之一。然而，这种传统制程有很多的缺点，其包含：a.制程成本高，且须使用模具来完成封胶，因此增加模具开发的成本;b.设计面积只能平面而缺乏说设计弹性，产品无法缩小。c.只能封装成单颗元件，并不具模块化的能力。

因此，本发明提出了一个堆迭架及其制程方法来克服上面提到的缺点。

发明内容

本发明的目的在于提供一个电性连结堆迭架(stack frame)结构的制造方法，藉由移除金属基板的至少一部分，以令该金属基板形成具有多个引脚的金属架(metallic frame)，并在该金属架上形成具有电性连结的传导图案，藉由该电性连结与该引脚(pin)连接。

本发明另一目的在于提供一种电性连结导线架(lead frame)封装结构的制造方法。在导线架上形成传导图案用以形成多个电性连结以连接该多个引脚。

本发明再一目的是提供一种具有较佳的散热和电传导的特性的金属架的电性连结堆迭架结构。

为达上述目的，本发明提出一较佳实施，在金属架上形成一凹洞，且于凹洞中结合至少一传导元件，藉由已知的技术，例如打线(wire bond)、金球结合(gold-ball bond)、导线(藉由薄膜制程、印刷制程或电镀)或其结合，使传导元件的输入/输出端可以电性连结该传导层。

此结构可以使用在集成电路封装。在此封装结构中，第一传导元件主要封入在金属架中，而不是用塑性材料封胶;且藉由表面粘着技术(SMT)的技术，在金属架上放置第二传导元件。前述第一传导元件和第二传导元件可以是主动元件，例如集成电路晶片(IC chip)、金属氧化层场效电晶体、绝缘阐双极电晶体(IGBT)或二极体等等，或是被动元件，例如电阻、电容或电感等等。

第一传导元件和第二传导元件直接电性连结至金属架(或引脚)，所以不需要额外的印刷电路板作为连结用。另外，利用点胶(dispensing)或涂胶(gluing)取代封胶用以保护第一传导元件。因此，不需要额外的模具开发进而可以节省时间和成本，也较容易设计。因此和在传统集成电路封装结构中使用的导线架和封胶比较，本发明的结构可以制作元件间最短的电路路径，故结构的整体的阻抗降低且电性效率增加。

本发明的另一个较佳实施为另一种电性连结结构，是将前述的制造方法实现在金属架的上下表面。

本发明也公开了形成一填充层填入金属架的至少一空隙，填充层可以是高分子材料层，不仅可以填入金属架的空隙也可以覆盖金属架。因此，在金属架上也可以图形化高分子材料层以令传导层可以接触高分子材料层。因此，整个制程成本可以降低。

本发明的有益效果在于，本发明提出的电性连接堆迭架有较佳的散热和电传导的特性。另外，在金属架上形成的凹洞以及使用已知的技术形成传导图案，例如薄膜制程、印刷制程或电镀，可以做出小尺寸的堆迭结构用以电性连结其他的传导元件，具有多方面的应用。

附图说明

图1为一种制造电性连结堆结构的方法制程程序图；

图2A为无空隙的金属架的仰视图；

图2B为具有至少一空隙的金属架的仰视图；

图2C为无空隙的金属架的剖面示意图；

图2D为具有至少一空隙的金属架的剖面示意图；

图3A为无空隙电性连结金属架结构的剖面示意图；