[发明专利]线路板及其制作方法

说明书

技术领域

本发明涉及一种线路板及其制作方法，且特别是涉及一种通过介电层中的活性颗粒来增加改良式半加成制作工艺中铜层与介电层之间的附着力的线路板及其制作方法。

背景技术

近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置具有导电线路的线路板。

为了提高线路板中的布线密度，可利用减成制作工艺（substrative process）来将线路板中的线路层制作为具有40μm以上的线宽。然而，对于40μm以下的线宽来说，利用减成制作工艺来制作线路层将导致产品良率降低。因此，目前皆以半加成制作工艺（semi-additive process，SAP）或改良式半加成制作工艺（modified semi-additive process，MSAP）来制作线宽为40μm以下的线路层。

然而，对于改良式半加成制作工艺所使用的铜箔基板，其铜层使用厚度3μm的超薄铜皮与介电基板压合，由于厚度甚薄且通常具有低粗糙度（中心线平均粗糙度（Ra）与十点平均粗糙度（Rz）），使得线路层与介电层之间的附着力不好。因此，若要将铜皮厚度继续缩减，则会在制造过程中导致铜层容易自介电基板剥离，因而降低了线路板的可靠度。

发明内容

本发明的目的在于提供一种线路板的制作方法，其通过介电层中的活性颗粒来增加线路层与介电层之间的附着力。

本发明另一目的在于提供一种线路板，其线路层与介电层之间通过介电层中的活性颗粒来增加附着力。

为达上述目的，本发明提出一种线路板的制作方法，此方法是先于介电基板上形成介电层，其中介电层中含有多个活化颗粒。然后，对介电层的表面进行表面处理，以暴露出部分活化颗粒。接着，于介电层的表面上形成第一导电层。而后，于介电基板与介电层中形成导通孔。继之，于第一导电层上形成图案化掩模层，此图案化掩模层暴露出导通孔与部分该第一导电层。随后，于图案化掩模层所暴露出的第一导电层与导通孔上形成第二导电层。之后，移除图案化掩模层与位于图案化掩模层下方的第一导电层。

依照本发明实施例所述的线路板的制作方法，上述的活化颗粒的材料例如为金属配位化合物。

依照本发明实施例所述的线路板的制作方法，上述的表面处理例如为等离子体表面处理或化学溶液清洗处理。

依照本发明实施例所述的线路板的制作方法，上述的第一导电层的形成方法例如为压合法、涂布法或喷涂法。

依照本发明实施例所述的线路板的制作方法，上述的第一导电层的厚度例如小于第二导电层的厚度。

依照本发明实施例所述的线路板的制作方法，上述的第一导电层的面向介电层的表面的粗糙度例如小于或等于3μm。

依照本发明实施例所述的线路板的制作方法，上述的第一导电层的面向介电层的表面的中心线平均粗糙度与十点平均粗糙度例如小于或等于3μm。

本发明另提出一种线路板，其包括介电基板、介电层、导通孔以及线路层。介电层配置于介电基板上。介电层中含有多个活化颗粒，且介电层的表面暴露出部分活化颗粒。导通孔配置于介电基板与介电层中。线路层配置于介电层的表面上，且与导通孔连接。

依照本发明实施例所述的线路板，上述的活化颗粒的材料例如为金属配位化合物。

依照本发明实施例所述的线路板，上述的线路层包括第一导电层与位于第一导电层上的第二导电层，第一导电层配置于介电层的表面上，且第一导电层的厚度例如小于第二导电层的厚度。

依照本发明实施例所述的线路板，上述的第一导电层的面向介电层的表面的粗糙度例如小于或等于3μm。

依照本发明实施例所述的线路板，上述的第一导电层的面向介电层的表面的中心线平均粗糙度与十点平均粗糙度例如小于或等于3μm。

基于上述，在本发明中，第一导电层通过介电层中的活化颗粒而有效地附着于介电层上，因此第一导电层可以具有较薄的厚度与粗糙度且不会自介电层剥离。如此一来，本发明中的线路层的线宽也可进一步地降低，以符合高布线密度的需求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1E为依照本发明一实施例所绘示的线路板的制作流程剖视图。

主要元件符号说明

10：线路板

100：介电基板

102：介电层

102a：活化颗粒

104：表面处理