[发明专利]双扩散漏极金属氧化物半导体元件及其制造方法

说明书

技术领域

本发明涉及一种双扩散漏极金属氧化物半导体(double diffused drain metal oxide semiconductor,DDDMOS)元件及其制造方法，特别是指一种利用低压元件制程步骤所形成的DDDMOS元件及其制造方法。

背景技术

图1A-1B分别显示现有技术的双扩散漏极金属氧化物半导体(double diffused drain metal oxide semiconductor,DDDMOS)元件100剖视图与俯视图。如图1A与1B所示，于P型基板11中形成场氧化区12，以定义P型DDDMOS元件100的元件区。场氧化区12例如为如图所示的区域氧化(local oxidation of silicon,LOCOS)结构或浅沟槽绝缘(shallow trench isolation,STI)结构。DDDMOS元件100包含栅极13、漂移区14、源极15、漏极16、与井区17。其中，漂移区14、源极15、与漏极16由微影技术定义各区域，并分别以离子植入技术，将P型杂质，以加速离子的形式，植入定义的区域内形成。其中，源极15与漏极16分别位于栅极13两侧下方，漂移区14位于靠近漏极16侧且部分位于栅极13下方。而井区17与井区接点17a由微影技术定义各区域，并分别以离子植入技术，将N型杂质，以加速离子的形式，植入定义的区域内形成。图1B显示DDDMOS元件100的俯视图，以显示各区域的相对位置关系。

然而，DDDMOS元件100为高压元件，亦即其设计供应用于较高的操作电压。所谓高压元件，一般而言，是指最高的操作电压(以N型高压元件为例，通常指漏极耦接的电压)，相对其最低的操作电压，压降高于5V。相对而言，元件操作于低于或等于5V的压降，称为低压元件。在制程条件限制下，当高压DDDMOS元件需要与一般低压元件整合于同一基板上时，若不牺牲DDDMOS元件崩溃防护电压或是导通电阻，必须增加制程步骤，另行以不同的制程步骤来制作DDDMOS元件，但如此一来将提高制造成本，才能达到所欲的崩溃防护电压与导通电阻。

有鉴于此，本发明即针对上述现有技术的不足，提出一种DDDMOS元件及其制造方法，在不增加或些微增加制程步骤的情况下，利用低压元件的制程步骤，形成高压DDDMOS元件，以降低制造成本，并增加元件的应用范围。

发明内容

本发明目的在于克服现有技术的不足与缺陷，提出一种双扩散第一漏极金属氧化物半导体(double diffused drain metal oxide semiconductor,DDDMOS)元件及其制造方法。

为达上述目的，本发明提供了一种DDDMOS元件，形成于一第一导电型基板中，且另有一低压元件形成于该基板中，该DDDMOS元件包含：一第一井区，具有第二导电型，与该低压元件中的一第二井区，利用相同制程步骤，形成于该基板中；一第一栅极，形成于该基板上，该第一栅极具有在通道方向上相对的一第一侧与一第二侧，其中，部分该第一井区位于相对较靠近该第一侧的该第一栅极下方；一扩散区，具有第一导电型，与该低压元件中的一轻掺杂漏极区，利用相同制程步骤，形成于该基板中，其中，至少部分该扩散区位于该第二侧外的该基板中；以及一第一源极与一第一漏极，皆具有第一导电型，分别形成于该第一侧与该第二侧外的该基板中，由俯视图视之，该第一漏极与该第一栅极间，由部分该扩散区隔开，且该第一源极位于该第一井区中。

就另一观点，本发明也提供了一种DDDMOS元件的制造方法，包含：提供一第一导电型基板，且另有一低压元件形成于该基板中；提供一第一导电型基板，此基板供形成该DDDMOS元件与另一低压元件；形成一第二导电型第一井区于该基板中，且该第一井区与该低压元件中的一第二井区，利用相同制程步骤形成；形成一第一栅极于该基板上，该第一栅极具有在通道方向上相对的一第一侧与一第二侧，其中，部分该第一井区位于相对较靠近该第一侧的该第一栅极下方；形成一第一导电型扩散区于相对较靠近该第二侧的该基板中，其中，至少部分该扩散区位于该第二侧外的该基板中，且该扩散区与该低压元件中的一轻掺杂漏极区，利用相同制程步骤形成；以及分别形成一第一导电型第一源极与一第一导电型第一漏极于该第一栅极第一侧与该第二侧外的该基板中，由俯视图视之，该第一漏极与该第一栅极间，由部分该扩散区隔开，且该第一源极位于该第一井区中。