[发明专利]用以控制随机存取存储器元件中的漏电流的电路和方法

说明书

技术领域

本发明涉及一种用以控制随机存取存储器中的漏电流的电路和方法。

背景技术

目前半导体记忆元件，例如动态随机存取存储器(Dynamic Random Access Memory，DRAM)，已广泛应用在低成本数字装置的固态存储媒介中，例如个人计算机、手机、个人数字助理等各种应用中。一般而言，DRAM的存储器单元(胞元)由一晶体管和一电容器所组成，以存储一位的数据。图1显示一已知具有晶体管102和电容器104的一DRAM存储器单元(memory cell)100的结构示意图，其中该DRAM存储器单元100的一端连接至该电容器104，而另一端连接至一位线BL。该DRAM存储器单元100的一控制端连接至一字线WL。一位的数据以电荷的形式存储于该电容器中。然而，一段时间后，在电容器104中存储的电荷会经由基底或其他路径放电逐，使得存储的数据漏失。因此，需要一周期性的更新运作以将存储的数据重新写入该DRAM存储器单元100内。

为了读取存储在该DRAM存储器单元100的数据，需要一感测放大技术。一般而言，连接至该晶体管102的位线BL连接至沿着另一位线BL’的一感测放大器。该感测放大器通过感测位线BL和位线BL’之间的电压差而决定存储在该存储器单元100的数据。因此，位线BL和位线BL’两者需要被预充电至一高电压以使该感测放大技术能顺利地应用。图2显示应用在一DRAM元件中的一典型位线预充电电路200。参照图2，该位线预充电电路200包含一第一晶体管202和一第二晶体管204。该晶体管202连接一预充电电压VEQ至该位线BL。该晶体管204连接该预充电电压VEQ至该位线BL’。该晶体管202和该晶体管204由一预充电信号EQD所控制。如果该晶体管202和该晶体管204的临界电压不相同，则位线BL和位线BL’上的电压会不相同。为了克服此一缺点，该位线预充电电路200可再包含连接至位线BL和位线BL’的一第三晶体管206。该第三晶体管206亦由该预充电信号EQD所控制。

为了减少功率损耗，某些DRAM元件可以运作在一自我更新(self-refresh)模式。当运作于自我更新模式时，这些DRAM元件无法被存取，且需要一周期性的自我更新运作于内部自动地执行。图3显示一典型的运作于自我更新模式下的DRAM元件的控制信号的时序图。参照图3，一更新请求周期性地被致能，该周期由一时钟计数器所控制。当一更新到达时，一更新请求被致能，且在一更新时序周期tCBR期间该更新运作会被执行。在被更新后，对应的晶胞的该预充电信号EQD会停止，而其他晶胞的该预充电信号EQD会保持致能。

然而，持续致能该预充电信号EQD会有一些缺点，例如，可能存在位线漏电流。参照图1，该位线BL和该字线WL之间可能会有漏电流通过内部的介电质。该位线BL和该字线WL之间可能会有漏电流通过该晶体管102的闸氧化层。该位线BL和该晶体管102的P型井之间也可能有其他漏电流通过该位线BL的接点。据此，待命电流(standby current)由于位线漏电流的因素会增加，且可能需要一电流限制元件以减少位线漏电流。然而，位线漏电流可能无法完全地被消除。因此，有必要提供一种电路和方法以控制随机存取存储器元件中的漏电流。

发明内容

本发明的目的是提供一种用以控制随机存取存储器元件中的漏电流的电路。

本发明的电路的一实施例包含一预充电均衡电路，其用以根据一预充电信号提供一预充电电压至一随机存取存储器元件中的一存储器单元的一位线对。当该存储器单元在一自我更新模式时，该预充电信号会通过一周期性触发的预充电请求而致能，且该预充电信号会在该存储器单元自我更新之前和之后致能。

本发明的另一目的是提供一种用以控制随机存取存储器元件中的漏电流的方法。

本发明的方法的一实施例包含以下步骤：当一随机存取存储器元件的一区段中的一存储器单元在一自我更新模式时，在该存储器单元被更新之前和之后暂时地致能一预充电均衡电路，该预充电均衡电路用以提供一预充电电压至该存储器单元的一位线对；以及当该存储器单元在该自我更新模式时，周期性地致能该预充电均衡电路。

附图说明

图1显示一已知具有晶体管和电容器的一DRAM存储器单元的结构示意图；

图2显示应用在一DRAM元件中的一典型位线预充电电路；

图3显示一典型的运作于自我更新模式下的DRAM元件的控制信号的时序图；

图4显示结合本发明一实施例的用以控制随机存取存储器元件中的漏电流的电路；