[发明专利]形成用于半导体器件的图案的方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件的制造方法。

背景技术

随着技术进步，半导体器件的特征在于：减小前一代器件更多的尺寸的要求。然而，这样的尺寸减小受到在制造器件中使用的光刻工具的限制。由光刻工具制造的部件和空间的最小尺寸取决于工具的分辨能力。虽然已经生产了提高分辨能力的工具，诸如，浸没式光刻工具，但是提高的分辨能力通常不足，并且这种工具的销售时间通常落后于下一代器件的开发周期。可能存在可选方法，这种可选方法提供减小的最小间距(例如，部件尺寸和部件之间的空间宽度的总和)；然而，这些方法还可能不能提供适当的临界尺寸。另外，减小图案尺寸的方法通常效率低，例如，增加器件制造的成本和时间。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：提供半导体衬底；在所述半导体衬底上方形成第一层和第二层；图案化所述第一层，其中，图案化提供第一元件、第二元件、以及介于所述第一元件和所述第二元件之间的空间；在所述第一层的所述第一元件和所述第二元件的侧壁上形成隔离元件；以及使用所述隔离元件以及所述第一元件和所述第二元件作为掩模元件蚀刻所述第二层。

在该方法中，形成所述隔离元件包括：在所述图案化的第一层上方形成共形层；蚀刻所述共形层，以形成所述隔离元件。

在该方法中，所述第一层包括硬掩模材料。

在该方法中，所述第一层包括：选自由以下材料构成的组的成分：氧化硅、氮化硅、氮氧化硅、硅、氮化钛、钛、及其组合。

在该方法中，所述第二层是硬掩模层。

该方法进一步包括：在随后的蚀刻工艺中，使用蚀刻的第二层作为掩模元件。

该方法进一步包括：在蚀刻所述半导体衬底的过程中，使用所述蚀刻的第二层作为掩模元件。

该方法进一步包括：在蚀刻在所述半导体衬底上方设置的目标层的过程中，使用所述蚀刻的第二层作为掩模元件。

在该方法中，所述目标层包括：选自由以下材料构成的组的成分：硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、氟硅玻璃(FGS)、低-k介电材料、未掺杂硅酸盐玻璃(USG)、正硅酸乙酯(TEOS)氧化物、以及其组合。

根据本发明的另一方面，提供了一种方法，包括：提供衬底，所述衬底具有第一层和形成在所述第一层上方的硬掩模层；在所述硬掩模层中蚀刻第一图案，其中，所述第一图案包括：具有第一宽度的多个元件；在蚀刻所述第一图案之后，对所述硬掩模层实施第二蚀刻工艺，其中，所述第二蚀刻工艺改进所述第一图案，从而提供具有第二宽度的多个元件的第二图案，所述第二宽度小于所述第一宽度；在所述硬掩模层中形成的所述第二图案上方形成共形层；蚀刻所述共形层，从而在具有所述第二宽度的多个元件中的每一个的侧壁上形成隔离元件；以及在蚀刻所述硬掩模层的同时，使用所述隔离元件和具有所述第二宽度的所述多个元件作为掩模元件。

在该方法中，所述隔离元件的宽度小于第二宽度。

在该方法中，所述第一层包括硬掩模材料，所述硬掩模材料与所述硬掩模层的成分不同。

该方法进一步包括：在所述硬掩模层上方设置的第一光刻胶层中形成所述第一图案，其中，在所述硬掩模层中蚀刻所述第一图案包括：使用所述第一光刻胶层作为掩模元件；以及在第二光刻胶层中形成第三图案，所述第二光刻胶层设置在具有所述第一图案的所述硬掩模层上方；以及在所述硬掩模层的所述第二蚀刻工艺期间，使用所述第二光刻胶层作为掩模元件，其中，所述硬掩模的所述第二蚀刻工艺在所述硬掩模层中提供所述第二图案。

在该方法中，所述共形层包括：氧化硅、氮化硅、氧化钛、以及氧化铝中的至少一种。

在该方法中，所述第二图案包括具有所述第二宽度的所述多个元件，其中，所述多个元件包括：基本类似尺寸的元件和空间，所述空间介于相邻元件之间。

根据本发明的又一方面，提供了一种半导体制造方法，包括：提供衬底；实施第一光刻工艺、第一蚀刻工艺、第二光刻工艺、以及第二蚀刻工艺，以在所述衬底上方设置的第一层中形成多个部件；在所述多个部件中的每一个上方形成侧壁隔离元件；以及在下层的各向异性蚀刻工艺期间，使用所述多个部件和所述侧壁隔离元件作为掩模元件。

在该方法中，蚀刻所述下层提供与浅沟槽隔离(STI)部件相关的图案。

在该方法中，蚀刻所述下层提供与接触部件相关的图案。

在该方法中，蚀刻所述下层提供与互连部件相关的图案。

在该方法中，所述互连部件是沟槽和通孔中的至少一个。