[发明专利]一种多值多端口寄存器堆电路

说明书

技术领域

本发明涉及集成电路存储电路技术领域，尤其是涉及一种多值多端口寄存器堆电路。

背景技术

在过去的几十年里，随着半导体技术的进步，系统芯片（SOC）的性能已经得到显著地提高。硅平面工艺技术的进步，在提高芯片集成度的同时，也导致了芯片面积不断增大，连接复杂性提高，互连线所占面积增大，互连线延迟（当特征尺寸达到0.1微米，互连线延迟将占总延迟的90%）以及互连线产生的其它寄生效应（如串扰）。超大规模集成电路（Very Large Scale Integration： VLSI）的进一步发展正遭遇巨大障碍。随着电路规模的发展，MOSFET的沟道长度趋近0.1微米，从而导致短沟道效应、窄沟道效应、量子效应和互联线延时等问题日益突出，制造成本也越来越高，严重阻碍VLSI电路的进一步发展。这些困难被认为源于一个事实，即VLSI系统的复杂功能仅依靠一种非常基本的晶体管开关功能来实现，而且系统功能的加强仅是依托简单地通过增加集成芯片上的晶体管的数量来达到。因此，若能增强单个开关器件所具有的逻辑功能，并提高互连线的信息携带量，则可增加单位面积的数据处理能力并能减少互连线数，从而提高了空间和时间的利用率（例如，与传统二值逻辑相比较，三值逻辑可以减少33％的互连线）。鉴于以上情况，目前国际上对开发多值逻辑器件，增强其信息处理能力的研究相当重视。多值逻辑的理论框架与体系结构已经越来越成熟，多值逻辑电路在提高芯片信息密度的研究正在展开，并取得了一定的研究成果，如英特尔和摩托罗拉公司提出的多值只读存储器（MROM），K.W. Current提出基于传统CMOS工艺的多值随机存储器（MSRAM）以及Ugur ?ilingiroglu提出的基于八个晶体管单元的多值存储器和多值触发器电路。同时也出现一些非传统MOSFET器件架构，例如，神经元MOS管和SETs MOS管。寄存器堆是SOC系统中的基本器件。在图像、语音等数字信号处理中，寄存器堆扮演着重要的角色，并在很大程度上左右着系统的性能，例如多端口寄存器堆的速度通常决定整个SOC芯片的工作速度。为此，多值多端口寄存器堆电路的研究具有现实意义。目前，寄存器堆单元主要采用标准6T SRAM，6T SRAM是现在主流存储器的结构，其存储单元部分的电路图如图1所示，其主要由两个存储NMOS管M1和M2，两个存储PMOS管B1和B2构成的相互耦合的反相器来存储一位数据，读写操作通过两个NMOS管T1和T2完成。由于图1中所示存储单元为传统的二值逻辑电路且其端口数量只有一个，以致其信息密度较低，难以应用于多值多端口寄存器堆电路。

发明内容

本发明所要解决的技术问题是提供一种信息密度更高的多值多端口寄存器堆电路。

本发明解决上述技术问题所采用的技术方案为：一种多值多端口寄存器堆电路，包括输入模块、译码模块、控制电路模块、存储阵列和输出模块，所述的输入模块分别与所述的译码模块和所述的控制电路模块连接，所述的控制电路模块分别与所述的译码模块和所述的输出模块连接，所述的存储阵列由多个多值多端口寄存器堆单元组成且多个所述的多值多端口寄存器堆单元排列成m行×n列的矩阵，所述的多值多端口寄存器堆单元包括文字电路、第一逻辑电路、第二逻辑电路、第三逻辑电路、写电路和读电路，所述的文字电路的输出端分别与所述的第一逻辑电路、所述的第二逻辑电路和所述的第三逻辑电路连接，所述的第一逻辑电路的输出端、所述的第二逻辑电路的输出端、所述的第三逻辑电路的输出端并接且其公共连接端分别与所述的文字电路的输入端、所述的写电路和所述的读电路连接，所述的写电路包括至少一个写电路单元，所述的读电路包括至少一个读电路单元，同一行的m个多值多端口寄存器堆单元的读控制信号输入端依次连接后与所述的译码模块的读字线连接，同一行的m个多值多端口寄存器堆单元的写控制信号输入端依次连接后与所述的译码模块的写字线连接，同一列的n个多值多端口寄存器堆单元的写端口依次连接后与所述的控制电路模块连接，同一列的n个多值多端口寄存器堆单元的读端口依次连接后与所述的输出电路连接，其中m≥2，n≥2。