[发明专利]一种多值多端口寄存器堆电路

权利要求书

1.一种多值多端口寄存器堆电路，包括输入模块、译码模块、控制电路模块、存储阵列和输出模块，所述的输入模块分别与所述的译码模块和所述的控制电路模块连接，所述的控制电路模块分别与所述的译码模块和所述的输出模块连接，其特征在于所述的存储阵列由多个多值多端口寄存器堆单元组成且多个所述的多值多端口寄存器堆单元排列成m行×n列的矩阵，所述的多值多端口寄存器堆单元包括文字电路、第一逻辑电路、第二逻辑电路、第三逻辑电路、写电路和读电路，所述的文字电路的输出端分别与所述的第一逻辑电路、所述的第二逻辑电路和所述的第三逻辑电路连接，所述的第一逻辑电路的输出端、所述的第二逻辑电路的输出端、所述的第三逻辑电路的输出端并接且其公共连接端分别与所述的文字电路的输入端、所述的写电路和所述的读电路连接，所述的写电路包括至少一个写电路单元，所述的读电路包括至少一个读电路单元，同一行的m个多值多端口寄存器堆单元的读控制信号输入端依次连接后与所述的译码模块的读字线连接，同一行的m个多值多端口寄存器堆单元的写控制信号输入端依次连接后与所述的译码模块的写字线连接，同一列的n个多值多端口寄存器堆单元的写端口依次连接后与所述的控制电路模块连接，同一列的n个多值多端口寄存器堆单元的读端口依次连接后与所述的输出电路连接，其中m≥2，n≥2。

2.根据权利要求1所述的一种多值多端口寄存器堆电路，其特征在于所述的文字电路包括第一文字电路单元和第二文字电路单元，所述的第一文字电路单元包括第一PMOS管和第一NMOS管，所述的第二文字电路单元包括第二PMOS管和第二NMOS管，所述的第一逻辑电路包括第三PMOS管，所述的第二逻辑电路包括第一传输门和第二传输门，所述的第一传输门的输出端与所述的第二传输门的输入端连接，所述的第三逻辑电路包括第三NMOS管，所述的第一PMOS管的漏极和所述的第三PMOS管的源极连接，所述的第一PMOS管的源极、所述的第一NMOS管的漏极、所述的第三PMOS管的栅极和所述的第一传输门的控制信号输入端并接，所述的第一NMOS管的源极接地，所述的第二PMOS管的漏极连接电源端，所述的第二PMOS管的源极、所述的第二NMOS管的漏极、所述的第二传输门的互补控制信号输入端和所述的第三NMOS管的栅极并接，所述的第二NMOS管的源极与所述的第三NMOS管的漏极连接，所述的第一PMOS管的栅极、所述的第一NMOS管的栅极、所述的第二PMOS管的栅极、所述的第二NMOS管的栅极、所述的第一传输门的互补控制信号输入端、所述的第二传输门的控制信号输入端、所述的第三PMOS管的漏极、所述的第二传输门的输出端、所述的第三NMOS管的源极、所述的读电路单元的输入端和所述的写电路单元的输入端并接，所述的第一PMOS管的阈值大于等于-1.2V且小于-0.4V，所述的第二PMOS管的阈值大于-0.4V且小于0V，所述的第一NMOS管的阈值大于0V且小于0.3V，所述的第二NMOS管的阈值大于等于0.3V且小于1.2V。

3.根据权利要求2所述的一种多值多端口寄存器堆电路，其特征在于所述的第一传输门和所述的第二传输门均为CMOS传输门。

4.根据权利要求2所述的一种多值多端口寄存器堆电路，其特征在于所述的读电路单元和所述的写电路单元均由一个传输门组成且该传输门为CMOS传输门。

5.根据权利要求2所述的一种多值多端口寄存器堆电路，其特征在于所述的第一文字电路单元为x^1.5文字电路，所述的第二文字电路单元为x^0.5文字电路。

6.根据权利要求1所述的一种多值多端口寄存器堆电路，其特征在于所述的译码模块由译码器和驱动模块组成，所述的译码器的输入端与所述的输入模块的输出端连接，所述的译码器的输出端与所述的驱动模块的输入端连接，所述的驱动模块的输出端与所述的存储阵列连接。

7.根据权利要求1所述的一种多值多端口寄存器堆电路，其特征在于所述的输出模块由选择器和锁存器组成，所述的选择器的输入端与所述的存储阵列连接，所述的选择器的输出端与所述的锁存器的输入端连接。