[发明专利]具有多位存储设备的数据存储系统及其片上缓冲编程方法

说明书

技术领域

示范性实施例涉及一种存储设备，而且更具体地，涉及一种数据存储系统。

背景技术

半导体存储设备是在诸如计算机以及范围涉及从卫星到消费类电子产品的基于微处理器的应用的数字逻辑系统中常见的重要微电子组件。因此，半导体存储设备的制造上的进展——包括允许定标（scale）至更高存储密度和更快操作速度的过程改进和电路设计相关的发展——有助于建立关于其它数字逻辑家族成员（families）的性能标准。

半导体存储设备一般包括诸如随机存取存储器（RAM）设备的易失性存储设备和非易失性存储设备。在RAM设备中，要么通过诸如在静态随机存取存储器（SRAM）中建立双稳态触发器（flip-flop）的逻辑状态、要么通过在动态随机存取存储器（DRAM）中对电容器充电来存储数据。在SRAM和DRAM两者中，只要供电，则数据就保持被存储并可以被读取，但当断开电源时数据丢失。

即使电源断开，掩模只读存储器（MROM）、可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）和电可擦除可编程只读存储器（EEPROM）设备也能够存储数据。取决于所使用的制造工艺，非易失性存储器数据存储状态可以是永久的或可重复编程的。在计算机、航空电子、电信和消费类电子行业的各种应用中，非易失性半导体存储器用于程序和微代码存储。单芯片易失性和非易失性存储器存储模式的组合在用于要求快速、可重复编程的非易失性存储器的系统中的诸如非易失性SRAM（nvRAM）的设备上也是可行的。此外，演变出了许多特殊的存储器架构，包含一些额外的逻辑电路以优化其针对特定应用任务的性能。

掩模只读存储器（MROM）、可编程只读存储器（PROM）和可擦除可编程只读存储器（EPROM）非易失性存储设备并不由系统自身自由地擦除和写入，所以不容易更新存储器的内容。另一方面，电可擦除可编程只读存储器（EEPROM）非易失性存储设备是电可擦除和可写的，并且因此可以被容易地应用到要求连续更新的辅助存储器或系统编程存储器。

发明内容

一个实施例旨在提供一种用于包含多位存储设备和存储控制器的数据存储设备的片上（on-chip）缓冲编程方法。该片上缓冲编程方法包括：测量数据存储设备的性能；判断所测量的性能是否满足该数据存储设备的目标性能；以及根据判断结果，选择多个调度方式中的一个作为该数据存储设备的片上缓冲编程调度方式。

在一个实施例中，多位存储设备包含被定义为第一区域和第二区域的存储单元阵列，该第一区域由每一个被指定为存储1-位数据的存储单元形成，且该第二区域由每一个被指定为存储M-位数据（M是3或更大的整数）的存储单元形成。

在一个实施例中，所述片上缓冲编程调度方式包括缓冲编程操作和主编程操作，而所述多个调度方式包括静态调度方式以及动态调度方式，在静态调度方式中根据给定顺序依次执行缓冲编程操作和主编程操作，在动态调度方式中连续地执行缓冲编程操作而不执行主编程操作，在缓冲编程操作的连续执行之后进行动态调度方式的延迟的主编程操作。

在一个实施例中，在其中连续地进行缓冲编程操作的预定时间段之后，进行根据动态调度方式延迟的主编程操作。

在一个实施例中，当对应于第一区域的最小编程单位的数据被存储在存储控制器的缓冲存储器中时，根据存储控制器的控制来触发缓冲编程操作，当对应于第二区域的最小编程单位的数据被存储在第一区域中时，根据存储控制器的控制来触发主编程操作，并且所述主编程操作包括1步编程操作、粗糙（coarse）编程操作或精细（fine）编程操作中的至少一个。

在一个实施例中，主编程操作包括用于从第一区域中读取数据的单位读取（single-bit read）操作和用于将从第一区域中读取的数据存储在第二区域中的多位编程（multi-bit program）操作，根据主编程操作来迭代进行单位读取操作。

在一个实施例中，基于在参考时间段期间处理的数据量来确定数据存储设备的性能。

在一个实施例中，目标性能是预定最小吞吐量（throughput）阈值，并且如果所测量的性能低于数据存储设备的目标性能，则选择动态调度方式。

在一个实施例中，如果所测量的性能高于数据存储设备的目标性能，则选择静态调度方式。