[发明专利]薄膜晶体管及其制造方法

说明书

【技术领域

本发明涉及一种薄膜晶体管基板及其制造方法。

【背景技术】

液晶显示器因其功耗低、制造成本低和无辐射等特点，近年来得到了广泛的应用。液晶显示器一般包括一薄膜晶体管阵列基板、一彩色滤光基板和夹于该薄膜晶体管阵列基板与该彩色滤光基板之间的液晶层，其中薄膜晶体管主要是用来控制液晶显示器的数据写入，其主要包括栅极、通道区以及源极与漏极等元件。

在现今薄膜晶体管阵列基板的工艺中，掩膜的使用数目已可缩减到五道或四道掩膜工艺甚至三道掩膜，以一般五道掩膜工艺为例，其中薄膜晶体管的制造占了该五道掩膜工艺的前三道。请参照图1A至图1E，图1A至图1E是一种现有技术薄膜晶体管基板的制作方法的流程剖视图。如图1A所示，首先在基板100上形成导体层，然后利用第一道掩膜(未绘示)配合光刻蚀刻工艺以图案化该导体层形成栅极110。

而后，请参照如1B，在基板100上形成栅极绝缘层120以覆盖栅极110。然后，在栅极绝缘层120上形成半导体层230与n+掺杂半导体层240。

之后，请参照图1C，利用第二道掩膜(未绘示)配合光刻蚀刻工艺以图案化半导体层230以及n+掺杂半导体层240，形成沟道层130与欧姆接触层140。而后，在基板100上形成金属层250。

续而，请参照图1D，利用第三道掩膜(未绘示)配合光刻蚀刻工艺以图案化金属层250，形成源极150与漏极160。

而后，请参照图1E，以源极150与漏极160为掩膜，对掺杂半导体层140进行干法蚀刻工艺，将栅极110上方的欧姆接触层140移除，以暴露出沟道层130。

但是，在该制程中，形成通道层130与掺杂半导体层140后，紧接着就沉积金属层250，而金属层250中的金属原子易与欧姆接触层140的硅原子结合从而增加了接触阻抗，导致薄膜晶体管的截止电流Ioff和阈值电压Vth增加；另外，还会使后续蚀刻金属层的速率变慢，甚至会造成金属层的蚀刻残留，影响薄膜晶体管的生产良率。

【发明内容】

本发明的目的在于提供一种薄膜晶体管及其制造方法，以解决上述问题。

本发明的目的在于提供一种薄膜晶体管及其制造方法，可减小金属层与欧姆接触层之间的接触阻抗，并避免薄膜晶体管的截止电流和阈值电压增加。

本发明的目的在于提供一种薄膜晶体管及其制造方法，可避免金属层的蚀刻残留。

本发明的目的在于提供一种薄膜晶体管及其制造方法，可提高薄膜晶体管的生产良率。

本发明提出的一种薄膜晶体管，包括一栅极，一栅极绝缘层覆盖于该栅极上；一沟道层，设置于该栅极绝缘层上并与该栅极重叠；一欧姆接触层，设置于该沟道层上，且该欧姆接触层的表面具有Si-N弱键结；一源极及一漏极，设置于该欧姆接触层的两侧并与该欧姆接触层部分重叠。

在本发明的一实施例中，该Si-N弱键结是通过等离子氮化处理形成的。

在本发明的一实施例中，该等离子氮化处理的气体是氨气。

在本发明的一实施例中，该等离子氮化处理的气体是氮气。

在本发明的一实施例中，该等离子氮化处理的气体是氧化氮。

在本发明的一实施例中，该等离子体氮化处理的功率为800W至1500W。

在本发明的一实施例中，该等离子体氮化处理的气体流量为6000sccm至15000sccm。

在本发明的一实施例中，该沟道层与该欧姆接触层是同时形成的。

在本发明的一实施例中，该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。

本发明提出的一种薄膜晶体管的制造方法，在一基板上先后形成一栅极及一栅极绝缘层；接着再形成一半导体层和一掺杂半导体层，其中该掺杂半导体形成之后，对该掺杂半导体层的表面进行等离子体氮化处理；接续再形成一源极以及一漏极，以构成该薄膜晶体管。

在本发明的一实施例中，在等离子体氮化处理后，蚀刻该半导体层与该掺杂半导体层分别形成沟道层与欧姆接触层。

在本发明的一实施例中，该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。