[发明专利]晶圆级芯片尺寸封装件的UBM结构

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及晶圆级芯片尺寸封装件。

背景技术

半导体行业由于各种电子元件（例如，晶体管、二极管、电阻器、电容器等）集成密度的不断改进而经历了快速增长。在极大程度上，这种集成密度的改进源于最小特征尺寸的不断减小，从而允许更多的元件能集成到给定区域中。由于近来对更小的电子器件的需求不断增长，所以对更小和更有创造性的半导体管芯封装技术的需求也增加。

随着半导体技术的发展，作为有效选择，已经出现了基于芯片级或芯片尺寸封装的半导体器件，从而进一步减小了半导体芯片的实际尺寸。在基于芯片级封装的半导体器件中，封装发生在具有由多种凸块提供接触件的管芯上。可以通过采用基于芯片级封装的半导体器件来实现更高的密度。此外，基于芯片级封装的半导体器件可以实现更小的外形尺寸、成本效益、提高的性能和更低的功耗。

基于芯片级封装的半导体器件可以包括多个焊球，这些焊球形成在半导体管芯的多个凸块底部金属（UBM）开口的上方。由于芯片级封装件中不同材料之间的不匹配，在芯片级封装件的角或边上，可能产生更大的应力。因此，芯片级封装件的角或边更容易发生故障。可能的故障包括超低k（ELK）材料层裂缝、焊料凸块裂缝等。通过采用凸块底部金属结构下方的适当包围件（adequate enclosure）可以减小这种应力。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：半导体管芯；第一凸块底部金属结构，具有位于所述半导体管芯的第一区域上的第一包围件；以及第二凸块底部金属结构，具有位于所述半导体管芯的第二区域上的第二包围件，其中，所述第二包围件不同于所述第一包围件。

在该器件中，所述第二包围件大于所述第一包围件。

在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域是所述半导体管芯的外部区域。

在该器件中，所述外部区域的宽度近似等于或小于所述内部区域的宽度的1/8。

在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域是所述半导体管芯的角部。

在该器件中，所述半导体管芯的所述角部是直角三角形，包括：第一边，近似等于或小于所述半导体管芯的第一长度的1/10；以及第二边，近似等于或小于所述半导体管芯的第二长度的1/10。

在该器件中，所述第一区域是所述半导体管芯的内部区域；以及所述第二区域包括邻近所述半导体管芯的角部的第二凸块底部金属结构。

根据本发明的另一方面，提供了一种装置，包括：半导体管芯；第一凸块底部金属结构，具有邻近所述半导体管芯的角部的第一包围件；以及第二凸块底部金属结构，具有不邻近所述半导体管芯的所述角部形成的第二包围件，其中，所述第二包围件不同于所述第一包围件。

在该装置中，所述半导体管芯的所述角部具有直角三角形形状，包括：第一边，近似等于或小于所述半导体管芯的水平长度的1/10；以及第二边，近似等于或小于所述半导体管芯的垂直长度的1/10。

在该装置中，所述第一包围件由所述第一凸块底部金属结构下方的第一再分布层形成；以及所述第二包围件由所述第二凸块底部金属结构下方的第二再分布层形成。

在该装置中，所述第一包围件大于所述第二包围件。

在该装置中，所述第一包围件大于或等于5μm；以及所述第二包围件大于或等于2μm。

在该装置中，所述半导体管芯包括：衬底；层间介电层，形成在所述衬底上方；多个金属化层，形成在所述层间介电层上方；钝化层，形成在所述多个金属化层上方；第一聚合物层，形成在所述钝化层上方；以及第二聚合物层，形成在所述第一聚合物层上方，其中，再分布层形成在所述第二聚合物层中。

根据本发明的又一方面，提供了一种方法，包括：形成半导体管芯；将多个第一包围件形成在所述半导体管芯上方的第一区域上；将多个第二包围件形成在所述半导体管芯上方的第二区域上，其中，所述第一包围件的第一直径不同于所述第二包围件的第二直径；将多个第一凸块底部金属结构形成在所述第一包围件上方；以及将多个第二凸块底部金属结构形成在所述第二包围件上方。

该方法进一步包括：形成所述第一包围件和所述第二包围件，其中，所述第二包围件的所述第二直径大于所述第一包围件的所述第一直径。

该方法进一步包括：选择所述半导体管芯的内部区域作为所述第一区域；以及选择所述半导体管芯的外部区域作为所述第二区域。