[发明专利]SRAM单元和阵列

权利要求书

1.一种静态随机存取存储器（SRAM）单元，包括：

上拉晶体管，所述上拉晶体管包括鳍型场效应晶体管（FinFET），所述上拉晶体管包括半导体材料的鳍、设置在所述鳍内的有源区域；以及

接触件，设置在所述上拉晶体管的所述有源区域的上方，其中，所述接触件包括在第一方向上设置的槽式接触件，所述上拉晶体管的所述有源区域设置在第二方向上，其中，所述第二方向不与所述第一方向垂直。

2.根据权利要求1所述的SRAM单元，其中，所述第二方向被定位为相对于所述第一方向具有大约35至50度的夹角。

3.根据权利要求1所述的SRAM单元，其中，所述上拉晶体管包括p沟道金属氧化物半导体（PMOS）器件，其中，所述上拉晶体管包括第一上拉晶体管，所述接触件包括第一接触件，所述SRAM单元还包括：

第二上拉晶体管，包括FinFET；以及

第二接触件，设置在所述第二上拉晶体管的有源区域的上方，其中，所述第二接触件包括在所述第一方向上设置的槽式接触件，其中，在第三方向上设置所述第二上拉晶体管的有源区域，其中，所述第三方向不与所述第一方向垂直。

4.根据权利要求3所述的SRAM单元，其中，所述第一上拉晶体管的鳍包括第一鳍，所述第二上拉晶体管的鳍包括第二鳍，所述第一鳍和所述第二鳍在有源区域中包括弯曲形状，所述SRAM单元还包括：

第一下拉晶体管，连接至所述第一上拉晶体管；

第二下拉晶体管，连接至所述第二上拉晶体管；

第一传输门晶体管，连接至所述第一下拉晶体管；以及

第二传输门晶体管，连接至所述第二下拉晶体管，其中，所述第一传输门晶体管的有源区域和所述第一下拉晶体管的有源区域包括半导体材料的第三鳍，所述第二传输门晶体管的有源区域和所述第二下拉晶体管的有源区域包括半导体材料的第四鳍，以及其中，所述第三鳍和所述第四鳍基本上平直并且分别设置在所述第一鳍和所述第二鳍的任一侧。

5.一种静态随机存取存储器（SRAM）单元，包括：

第一反相器，包括第一n型器件和第一p型器件，所述第一n型器件和所述第一p型器件包括鳍型金属氧化物半导体场效应晶体管（MOSFET），所述第一p型器件在有源区域中包括弯曲状布局；

第一栅电极，设置在所述第一p型器件的有源区域的上方；

第二反相器，包括第二n型器件和第二p型器件，所述第二n型器件和所述第二p型器件包括鳍型MOSFET，所述第二p型器件在有源区域中包括弯曲状布局；以及

第二栅电极，设置在所述第二p型器件的有源区域的上方，其中，所述第一反相器的输出端连接至所述第二反相器的输入端，以及所述第二反相器的输出端连接至所述第一反相器的输入端。

6.根据权利要求5所述的SRAM单元，其中，所述第一n型器件包括具有漏极的至少一个鳍型MOSFET，所述第二n型器件包括具有漏极的至少一个鳍型MOSFET，其中，所述第一p型器件和所述第二p型器件都包括漏极，所述SRAM单元还包括：

第一加长接触件，将所述第一n型器件的漏极和所述第一p型器件的漏极连接在一起；以及

第二加长接触件，将所述第二n型器件的漏极和所述第二p型器件的漏极连接在一起。

7.根据权利要求6所述的SRAM单元，其中，所述第一加长接触件将所述第一n型器件的漏极节点和所述第一p型器件的漏极节点连接在一起，其中，所述第一p型器件的源极电连接至Vdd节点，所述第一n型器件的源极电连接至Vss节点，以及其中，所述Vdd节点与所述Vss节点之间的第一距离比所述第一n型器件的漏极节点与所述第一p型器件的漏极节点之间的第二距离大至少约20%。

8.根据权利要求5所述的SRAM单元，还包括：第一传输门晶体管，连接至所述第一反相器；第二传输门晶体管，连接至所述第二反相器；位线和字线，连接至所述第一传输门晶体管；位线条和字线，连接至所述第二传输门晶体管；Vss线，连接至所述第一n型器件和所述第二n型器件；以及Vdd线，连接至所述第一p型器件和所述第二p型器件。

9.根据权利要求5所述的SRAM单元，其中，所述第一p型器件或所述第二p型器件包括上拉晶体管，所述上拉晶体管包括具有第一宽度的源极区域或漏极区域以及具有第二宽度的沟道区域，其中，所述第二宽度比所述第一宽度窄至少约10%。

10.一种静态随机存取存储器（SRAM）单元阵列，具有以多行和多列配置的多个SRAM单元，所述SRAM单元阵列包括：

Vdd线和Vss线，用于向所述多个SRAM单元提供电能；

多条位线和多个位线条，用于访问所述多列中的列；以及

多条字线，用于访问所述多行中的行，其中，所述SRAM单元阵列中的每个SRAM单元都包括：

第一反相器，包括具有有源区域的第一p型器件，所述第一p型器件包括弯曲状鳍，

第二反相器，与所述第一反相器交叉连接，所述第二反相器包括具有有源区域的第二p型器件，所述第二p型器件包括弯曲状鳍，

第一传输门晶体管，连接至所述第一反相器，和

第二传输门晶体管，连接至所述第二反相器。