[发明专利]存储电路和将数据写入存储电路的方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及存储电路和将数据写入存储电路的方法。

背景技术

静态随机存取存储器(SRAM)是使用双稳态锁存电路来存储数据的半导体存储器类型。SRAM可用于保持数据，但在存储器不供电时数据最终丢失的传统情况下保持易失性。SRAM电路包括多个SRAM存储单元。具有多种类型的SRAM存储单元，例如，6晶体管(6T)SRAM、双端口8晶体管(8T)SRAM等。通常，SRAM存储单元中的至少两个晶体管被用作选择性地将SRAM存储单元的双稳态锁存电路与两条数据线(也称为“位线”和“位线条”或者“位线”和“互补位线”)连接的开关。当SRAM电路被设计为以低电源电压进行操作时，SRAM存储单元的写裕度和可操作速度被许多因素限制，包括数据线和双稳态锁存电路之间的开关的连接效率。

发明内容

为解决上述问题，本发明提供了一种电路，包括：第一节点，被配置为承载第一电压；第二节点，被配置为承载小于第一电压的第二电压；存储单元，连接至第一节点和第二节点，并通过第一电压和第二电压供电；第一数据线和第二数据线，连接至存储单元；以及写驱动器，具有被配置为在写操作期间承载小于第一电压的第三电压的第三节点，写驱动器连接至第一数据线和第二数据线，并被配置为在写操作期间选择性地将第一数据线和第二数据线中的一条连接至第三节点以及将第一数据线和第二数据线中的另一条连接至第一节点。

其中，写驱动器包括：第一开关，被配置为响应于写控制信号选择性地使第一数据线与写数据线连接；以及第二开关，被配置为响应于写控制信号选择性地使第二数据线与互补写数据线连接。

其中，第一开关包括第一源极/漏极端、第二源极/漏极端、和栅极端，第一开关的第一源极/漏极端连接至第一数据线，第一开关的第二源极/漏极端连接至写数据线，以及第一开关的栅极端被配置为接收写控制信号；以及其中，第二开关包括第一源极/漏极端、第二源极/漏极端、和栅极端，第二开关的第一源极/漏极端连接至第二数据线，第二开关的第二源极/漏极端连接至互补写数据线，以及第二开关的栅极端被配置为接收写控制信号。

其中，写驱动器进一步包括写控制驱动器，被配置为响应于外部写使能信号生成写控制信号，写控制驱动器被配置为通过选择性地输出第一电压或第三电压来生成写控制信号。

其中，写控制驱动器具有包括N型晶体管的驱动门，N型晶体管具有连接至第三节点的源极端。

其中，写驱动器进一步包括：第一反相器，连接在写数据线和写数据输入端之间；第二反相器，连接在互补写数据线和互补写数据输入端之间；并且第一反相器和第二反相器被配置为通过第一电压和第三电压供电。

其中，写驱动器进一步包括电源电路，被配置为响应于负偏压控制信号生成第三电压。

其中，第二电压和第三电压等于地电压。

其中，第三电压小于第二电压。

其中，第二电压等于地电压，并且第三电压为小于地电压约100mV至300mV。

此外，本发明还提供了一种电路，包括：第一节点，被配置为承载第一电压；第二节点，被配置为承载小于第一电压的第二电压；存储单元，连接至第一供电节点和第二供电节点，并通过第一电压和第二电压供电；第一数据线和第二数据线，连接至存储单元；写数据线；互补写数据线；第一N型晶体管，具有源极端、漏极端、和栅极端，第一N型晶体管的漏极端连接至第一数据线，第一N型晶体管的源极端连接至写数据线；第二N型晶体管，具有源极端、漏极端、和栅极端，第二N型晶体管的漏极端连接至第二数据线，第二N型晶体管的源极端连接至互补写数据线；以及写信号驱动器，连接至写数据输入端、互补写数据输入端、写数据线、和互补写数据线，第一N型晶体管、第二N型晶体管、和写信号驱动器被配置为响应于写数据输入端和互补写数据输入端处的信号选择性地对第一数据线和第二数据线中的一条充电或放电成小于第一电压的第三电压，以及选择性地对第一数据线和第二数据线中的另一条充电或放电成第一电压。

其中，第二电压和第三电压等于地电压。

其中，第三电压小于第二电压。

其中，第二电压等于地电压，并且第三电压为小于地电压约100mV至300mV。

其中，电路进一步包括写控制驱动器，被配置为响应于外部写使能信号的接收生成写控制信号，以及使写控制信号传输至第一N型晶体管的栅极和第二N型晶体管的栅极。

其中，写控制驱动器包括第三N型晶体管，具有被配置为接收第三电压的源极端。