[发明专利]存储电路和将数据写入存储电路的方法

权利要求书

1.一种电路，包括：

第一节点，被配置为承载第一电压；

第二节点，被配置为承载小于所述第一电压的第二电压；

存储单元，连接至所述第一节点和所述第二节点，并通过所述第一电压和所述第二电压供电；

第一数据线和第二数据线，连接至所述存储单元；以及

写驱动器，具有被配置为在写操作期间承载小于所述第一电压的第三电压的第三节点，所述写驱动器连接至所述第一数据线和所述第二数据线，并被配置为在写操作期间选择性地将所述第一数据线和所述第二数据线中的一条连接至所述第三节点以及将所述第一数据线和所述第二数据线中的另一条连接至所述第一节点。

2.根据权利要求1所述的电路，其中，所述写驱动器包括：

第一开关，被配置为响应于写控制信号选择性地使所述第一数据线与写数据线连接；以及

第二开关，被配置为响应于所述写控制信号选择性地使所述第二数据线与互补写数据线连接。

3.根据权利要求2所述的电路，

其中，所述第一开关包括第一源极/漏极端、第二源极/漏极端、和栅极端，所述第一开关的第一源极/漏极端连接至所述第一数据线，所述第一开关的第二源极/漏极端连接至所述写数据线，以及所述第一开关的栅极端被配置为接收所述写控制信号；以及

其中，所述第二开关包括第一源极/漏极端、第二源极/漏极端、和栅极端，所述第二开关的第一源极/漏极端连接至所述第二数据线，所述第二开关的第二源极/漏极端连接至所述互补写数据线，以及所述第二开关的栅极端被配置为接收所述写控制信号。

4.根据权利要求2所述的电路，其中，所述写驱动器进一步包括写控制驱动器，被配置为响应于外部写使能信号生成所述写控制信号，所述写控制驱动器被配置为通过选择性地输出所述第一电压或所述第三电压来生成所述写控制信号。

5.根据权利要求4所述的电路，其中，所述写控制驱动器具有包括N型晶体管的驱动门，所述N型晶体管具有连接至所述第三节点的源极端。

6.根据权利要求2所述的电路，其中，所述写驱动器进一步包括：

第一反相器，连接在所述写数据线和写数据输入端之间；

第二反相器，连接在所述互补写数据线和互补写数据输入端之间；

并且所述第一反相器和所述第二反相器被配置为通过所述第一电压和所述第三电压供电。

7.根据权利要求6所述的电路，其中，所述写驱动器进一步包括电源电路，被配置为响应于负偏压控制信号生成所述第三电压。

8.根据权利要求1所述的电路，其中，所述第二电压和所述第三电压等于地电压。

9.一种电路，包括：

第一节点，被配置为承载第一电压；

第二节点，被配置为承载小于所述第一电压的第二电压；

存储单元，连接至第一供电节点和第二供电节点，并通过所述第一电压和所述第二电压供电；

第一数据线和第二数据线，连接至所述存储单元；

写数据线；

互补写数据线；

第一N型晶体管，具有源极端、漏极端、和栅极端，所述第一N型晶体管的漏极端连接至所述第一数据线，所述第一N型晶体管的源极端连接至所述写数据线；

第二N型晶体管，具有源极端、漏极端、和栅极端，所述第二N型晶体管的漏极端连接至所述第二数据线，所述第二N型晶体管的源极端连接至所述互补写数据线；以及

写信号驱动器，连接至写数据输入端、互补写数据输入端、所述写数据线、和所述互补写数据线，

所述第一N型晶体管、所述第二N型晶体管、和所述写信号驱动器被配置为响应于所述写数据输入端和所述互补写数据输入端处的信号选择性地对所述第一数据线和所述第二数据线中的一条充电或放电成小于所述第一电压的第三电压，以及选择性地对所述第一数据线和所述第二数据线中的另一条充电或放电成所述第一电压。

10.一种将数据写入存储电路的存储单元的方法，所述存储单元通过第一电压和小于所述第一电压的第二电压供电，所述方法包括：

响应于外部写使能信号将第一数据线和第二数据线连接至写驱动电路，所述第一数据线和所述第二数据线连接至所述存储单元；以及

通过所述写驱动电路，响应于所述存储电路的写数据输入端处的信号和所述存储电路的互补写数据输入端处的信号，选择性地对所述第一数据线和所述第二数据线中的一条充电或放电成小于所述第一电压的第三电压，以及对所述第一数据线和所述第二数据线中的另一条充电或放电成所述第一电压。