[发明专利]背面接触形成

说明书

技术领域

本发明涉及半导体及其形成方法。

背景技术

半导体封装产业中的主要趋势之一是使用表面安装技术(SMT)作为传统镀敷通孔(plated-through-hole)(PTH)技术的替代。与PTH技术相比，SMT技术提供了多种不同优点，如，更高的封装密度、更高的引脚数目以及更短的互连长度和更容易的自动化。由于SMT需要电子器件和元件能够安装在印刷电路板(PCB)或衬底的表面上，所以包括电容器、电阻器和电感器在内的传统贯穿孔元件的材料和结构必须被重新设计，以满足当今对短、薄、轻、小电子器件的需求。满足这些目标的半导体器件的示例包括四侧扁平无引脚封装(quad-flat，non-leaded package)。四侧扁平无引脚封装具有以下封装结构：在该封装结构中，去除了横向伸出封装外的占用空间的外部引脚。取而代之地，在四侧扁平无引脚封装的下表面上提供外部电极焊盘，所述外部电极焊盘最终将电连接至电路板。在本文中，封装的连接至电路板的下表面可以称作是封装的背面。

根据针对应用的半导体管芯(semiconductor dice)的封装和堆叠，更需要实现一种具有正面接触或背面接触的管芯。根本上，可能有必要针对多种应用实现具有不同接触的不同管芯布局。然而，针对不同的封装和/或应用制造不同的管芯布局提高了生产复杂度和成本。

发明内容

一个或多个实施例可以解决上述问题中的一个或多个。

在一个实施例中，提供了一种半导体，包括衬底以及形成在衬底上的多个布线层和多个电介质层，布线层实现电路。电介质层将多个布线层中相邻的布线层隔开。第一钝化层形成在所述多个布线层上。第一接触焊盘形成在钝化层中并且电耦合至电路。布线形成在钝化层上并且连接至接触焊盘。贯穿硅通道(TSV)贯穿衬底、所述多个布线层、所述多个电介质层、以及钝化层而形成。TSV电连接至形成于钝化层上的布线。除了形成在钝化层上的金属布线所提供的连接以外，TSV与布线层电隔离。

在另一实施例中，提供了一种形成多个半导体的方法。形成多个相同的半导体管芯。每个管芯包括：衬底以及多个布线层和多个电介质层。电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路。钝化层形成在所述多个布线层上。正面接触焊盘形成在钝化层中，并且电耦合至电路。通道堆叠贯穿所述多个布线层和所述多个电介质层而形成，并且与布线层所实现的电路电隔离。针对包括至少一个管芯的所述多个相同半导体管芯的每个第一子集，使电路与通道堆叠电隔离。针对所述多个相同半导体管芯的每个第二子集，形成背面接触，第二子集与第一子集彼此排除并且包括至少一个管芯。背面接触是通过以下步骤来形成的：形成第一通道，第一通道贯穿钝化层并且电耦合至通道堆叠；在钝化层上形成布线，布线将正面接触焊盘电耦合至第一通道；以及形成第二通道，第二通道从衬底的背面开始延伸并贯穿衬底。

在另一实施例中，提供了一种形成具有背面接触的半导体的方法。形成半导体管芯，所述半导体管芯包括：衬底以及多个布线层和多个电介质层。电介质层将所述多个布线层中相邻的布线层隔开，布线层实现电路。钝化层形成在所述多个布线层上。正面接触焊盘形成在钝化层中，并且电耦合至电路。通道堆叠贯穿所述多个布线层和所述多个电介质层而形成。通道堆叠与布线层所实现的电路电隔离。通过执行包括以下步骤在内的步骤，将管芯重新配置为具有背面接触：形成贯穿钝化层的第一通道。第一通道电耦合至通道堆叠。在钝化层上形成布线，布线将正面接触焊盘电耦合至第一通道。形成电耦合至通道堆叠的第二通道。第二通道从衬底的背面开始延伸并贯穿衬底。

附图说明

以上论述不旨在描述每个实施例或每一种实现方式。结合附图，根据以下详细描述，将更全面地理解各种示例实施例，附图中：

图1示出了在制造后(post-fabrication)处理中重新配置为具有背面接触的半导体；

图2至图4示出了可重新配置的半导体的制造；

图5和图6示出了图4所示的可重新配置的半导体的制造后(post-fabrication)重新配置；以及

图7和图8示出了形成背面通道和与堆叠的通道相连的接触的第二方法。

具体实施方式

尽管本公开可以修改成多种变型和替代形式，但在附图中仅以示例的形式示出了本公开的示例并且将详细描述这些示例。然而应理解，本公开不旨在限于所示出和/或所描述的特定实施例。相反，旨在覆盖本公开精神和范围之内的所有变型、等同和替代。