[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种实施应力记忆的方法。

背景技术

为了提升集成电路的性能，通过实施应力记忆技术（SMT）来提高集成电路的沟道区中的载流子的迁移率是半导体制造工艺中经常使用的一种方法。

所述应力记忆技术的实施过程如下:在形成有栅极结构的半导体衬底上形成一应力材料层，以覆盖所述栅极结构；实施一退火过程，以将所述应力材料层中的应力转移到所述栅极结构中的栅极、位于所述栅极结构两侧的半导体衬底中的源/漏区和位于所述源/漏区之间的沟道区；去除所述应力材料层。

所述应力材料层的材料通常为含氮的物质，最常见的为氮化硅，采用化学气相沉积工艺将所述应力材料层沉积到所述半导体衬底的过程所使用的源气体为SiH₄和NH₃的混合气体，因此，形成的所述应力材料层中含有氢原子，所述氢原子以Si-H键和N-H键的形式存在。在随后的退火过程中，所述氢原子将诱导PMOS的源/漏区中掺杂的硼向所述沟道区中的扩散，增加了短沟道效应，导致集成电路性能的下降。

为规避上述问题，通常在实施所述退火过程之前将覆盖于PMOS部分的应力材料层去除，这显然要增加一掩膜形成过程、一光刻和蚀刻过程，导致集成电路制造工序的增加和制造成本的上升。

因此，需要提出一种方法，在实施所述退火过程之前不去除覆盖于PMOS部分的应力材料层的同时可以避免上述由氢原子导致产生的硼扩散现象的发生。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成一硼氮缓冲层，以覆盖所述栅极结构；紫外线处理所述硼氮缓冲层，以驱除所述硼氮缓冲层中的氢元素；在所述半导体衬底上形成一应力材料层，以覆盖所述硼氮缓冲层；实施一退火过程；去除所述应力材料层和所述硼氮缓冲层。

进一步，采用化学气相沉积工艺形成所述硼氮缓冲层。

进一步，所述化学气相沉积工艺的参数包括：B₂H₆气体的流速为100-600sccm、NH₃气体的流速为20-200sccm、N₂气体的流速为500-3000sccm，压力为1-15Torr，射频功率为200-1000W，温度为350-450℃。

进一步，采用紫外光照射的方式实施所述固化。

进一步，所述紫外光照射的照射源来自紫外灯。

进一步，所述紫外光照射的参数包括：照射时间为30-90s、温度为350-450℃、紫外灯功率为50-150W、氦气流速为5000-15000sccm、紫外光波长为200-300nm。

进一步，采用化学气相沉积工艺形成所述应力材料层。

进一步，所述退火过程包括快速热退火、激光退火、峰值退火或闪光灯退火

进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层

进一步，在位于所述栅极结构两侧的半导体衬底中形成有经掺杂的源/漏区，在所述源/漏区之间为沟道区。

根据本发明，在实施应力记忆技术的过程中可以避免由上述过程形成的应力材料层中的氢原子导致产生的硼扩散现象的发生。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为本发明提出的实施应力记忆的方法的各步骤的示意性剖面图；

图2为本发明提出的实施应力记忆的方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的实施应力记忆的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。