[发明专利]一种集成电路的制作方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种集成电路的制作方法。

背景技术

双多晶集成电路是一种包含有由两层多晶硅组成的元件（如双多晶电容）的集成电路。在传统的双多晶集成电路制备过程中，采用第一层多晶硅制作集成电路中金属氧化物半导体（Metal-Oxide-Semiconductor，MOS）管和双多晶电容的下极板，然后制作双多晶电容的绝缘介质层，之后再采用第二层多晶硅制作双多晶电容的上极板。

但是，在采用上述方法制作双多晶集成电路时，制作双多晶电容的绝缘介质层和双多晶电容的上极板的过程会对之前制作完成的MOS管的参数和特性产生影响，因此在实践生产中，对MOS管的精度控制要求极高，工艺难度大，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性会有所差别，使得集成电路工艺开发和集成电路设计的难度增加。

发明内容

本发明所要解决的技术问题在于提供一种集成电路的制作方法，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。

为解决上述技术问题，本发明的实施例采用如下技术方案：

一种集成电路的制作方法，包括：

在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层；

在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形，所述第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；

在所述有源区形成源漏区。

所述形成第一多晶硅层图形包括：形成位于所述场氧化层上的双多晶电容的下极板、位于所述场氧化层上的高值电阻和低值电阻。

在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层包括：

在所述N阱和P阱上形成场氧化层和覆盖在所述N阱和P阱有源区上的牺牲氧化层；

在所述场氧化层和牺牲氧化层上形成多晶硅层；

对所述多晶硅层进行掺杂，形成低浓度掺杂区域和高浓度掺杂区域，所述低浓度掺杂区域用于形成所述高值电阻，所述高浓度掺杂区域用于形成所述双多晶电容的下极板和低值电阻；

在所述多晶硅层上形成绝缘介质层；

通过构图工艺在所述场氧化层上形成所述双多晶电容的下极板、高值电阻、低值电阻和位于所述双多晶电容的下极板、高值电阻、低值电阻上的所述绝缘介质层图形；

去除所述牺牲氧化层，在所述有源区表面生成栅氧化层并同时对所述绝缘介质层图形进行高温致密。

所述在所述多晶硅层上形成绝缘介质层包括：

在所述多晶硅层上淀积二氧化硅膜层；

在所述二氧化硅膜层上淀积氮化硅膜层。

所述在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形还包括：

在所述绝缘介质层图形上形成双多晶电容的上极板；

在所述场氧化层上形成低值电阻。

所述在所述栅氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形包括：

在所述栅氧化层和所述绝缘介质层图形上形成多晶硅层；

对所述多晶硅层进行高浓度掺杂；

通过构图工艺在所述栅氧化层上形成多晶硅栅，同时在所述场氧化层上形成低值电阻、在所述绝缘介质层图形上形成双多晶电容的上极板。

所述二氧化硅膜层的厚度为100至400埃，所述氮化硅膜层的厚度为100至400埃。

所述在所述有源区形成MOS管的源漏区包括：

利用构图工艺在所述有源区形成MOS管的所述源漏区，并同时对所述高值电阻进行掺杂，形成中值电阻。

本发明实施例提供的集成电路制作方法，在制作MOS管的多晶硅栅和源漏区之前就已经完成两层多晶硅图形和绝缘介质层的制作，避免了制作多晶硅图形和制作绝缘介质层的工艺步骤对MOS管的参数和性能产生的影响，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性没有差别，因此，相对于现有技术，本发明提供的方法降低了工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。

附图说明