[发明专利]低压LDMOS的制造方法

说明书

技术领域

本发明涉及半导体器件制造领域，特别是指一种低压LDMOS的制造方法。

背景技术

LDMOS以高耐压等优点应用在高压领域，需要较高的耐压值，而提高击穿电压的方法通常是降低阱或漂移区的浓度，这样会造成阈值电压的降低，无法满足目前应用的需要。目前LDMOS栅端驱动电压一般在5V以上，采用厚栅氧，其厚度大于100埃，阈值电压大于0.8V。

发明内容

本发明所要解决的技术问题是提供一种低压LDMOS的制造方法，该方法在保证原有击穿电压的同时提高了阈值电压，不增加制造成本。

为解决上述问题，本发明提供一种低压LDMOS的制造方法，包含如下工艺步骤：

第1步，在P型衬底上进行P阱注入，然后生长第一栅氧化层。

第2步，光刻打开第一栅氧化层的窗口。

第3步，在打开的窗口内生长第二栅氧化层。

第4步，在整个器件表面淀积多晶硅。

第5步，刻蚀掉多晶硅及第一栅氧化层，形成栅极结构。

第6步，进行轻掺杂源漏注入，且轻掺杂漏区的注入能量高于轻掺杂源区，形成不对称的结构。

第7步，生长栅极侧墙。

第8步，两侧源漏注入，器件完成。

进一步地，所述第1步中生长的第一栅氧化层厚度范围是40～70埃。

进一步地，所述第2步中光刻打开的窗口小于沟道长度，窗口边缘到栅边缘的距离为0.05～0.2μm。

进一步地，所述第3步中生长的第二栅氧化层厚度范围是20～40埃。

进一步地，两次生长栅氧后形成的器件栅氧化层结构是呈现中间薄、两头厚的形状。

进一步地，器件的阈值电压可根据所述第2步打开的窗口大小，或者第5步多晶硅栅极刻蚀保留的栅极长度来调整；即控制沟道两端的第一栅氧化层长度占整个器件沟道长度的比例。

本发明所述的一种低压LDMOS的制造方法，不增加额外工艺，在保证器件击穿电压的同时提高了阈值电压，所制造出的器件栅端驱动电压在2.5V以下，阈值电压能达到0.4V～0.8V。

附图说明

图1是第1步完成图；

图2是第2步完成图；

图3是第3步完成图；

图4是第4步完成图；

图5是第5步完成图；

图6是第6步完成图；

图7是第7步完成图；

图8是器件最终完成图；

图9是本发明制造方法的流程图。

附图标记说明

1是P型衬底，2是P阱，3是第一栅氧化层，4是第二栅氧化层，5是多晶硅栅极，6是侧墙，7是左侧轻掺杂区，8是右侧轻掺杂区，9是源漏区，d是距离，C是沟道区。

具体实施方式

本发明所述的一种低压LDMOS的制造方法现结合附图说明如下：

步骤1，首先参考图1，在轻掺杂的P型衬底1上进行P阱2注入后，生长一层第一栅氧化层3，其厚度范围是40～70埃。

步骤2，如图2所示，光刻打开第一栅氧化层3的窗口，打开的窗口小于沟道区C的长度，窗口边缘离沟道C边缘的单边距离d为0.05～0.2μm。

步骤3，在打开的窗口内淀积第二栅氧化层4，其厚度范围是20～40埃，如图3所示。

步骤4，在整个器件表面淀积一层多晶硅5，如图4所示。

步骤5，刻蚀掉两侧多晶硅5及第一栅氧化层3，形成如图5所示的栅极结构，其中第二栅氧化层4与未刻蚀完的第一栅氧化层3形成的栅氧化层是呈现两侧厚中间薄的形态，此结构可用于调节器件的阈值电压，即通过两端第一栅氧化层3占整个沟道C长度的比例来调节器件的阈值电压。

步骤6，多晶硅栅极5左右两侧进行低能量的轻掺杂源漏注入，右侧注入能量高于左侧，使右侧轻掺杂区8结深度高于左侧轻掺杂区7，形成不对称的结构，如图6所示。

步骤7，生长栅极侧墙6，如图7所示。

步骤8，进行源漏9注入，如图8所示，最终器件完成。

本发明低压LDMOS的制造方法，不增加额外的工艺，即可形成中间薄两端厚的栅氧化层结构，可以调节器件阈值电压。通过本方法制造出的LDMOS器件，其栅端驱动电压在2.5V以下，阈值电压在0.4V～0.8V。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。