[发明专利]超结MOSFET和二极管的集成

权利要求书

1.一种半导体结构，包括：

第一导电类型的半导体层；

延伸入所述半导体层中的沟槽；和

衬于每个沟槽的侧壁和底部并与所述半导体层形成PN结的第二导电类型的导电层，其中第一多个沟槽设置于所述半导体结构的场效应晶体管（FET）区中，所述FET区包括：

所述半导体层中的所述第一导电类型的主体区；

在所述主体区中的所述第二导电类型的源区；和

通过栅极电介质与所述主体区和所述源区隔离的栅电极；

其中第二多个沟槽设置于所述半导体结构的肖特基区中，所述肖特基区包括：

与所述第二多个沟槽的相邻沟槽之间的所述半导体层的台面表面相接触从而形成肖特基接触的导电材料，所述导电材料也与邻近所述第二多个沟槽的上部的所述导电层接触。

2.根据权利要求1所述的半导体结构，进一步包括基本填充在衬于每个沟槽的侧壁和底部的导电层之间的每个沟槽的中心部分的介电材料。

3.根据权利要求1所述的半导体结构，其中所述第一导电类型为p型以及所述第二导电类型为n型。

4.根据权利要求1所述的半导体结构，其中所述第一导电类型为n型以及所述第二导电类型为p型。

5.根据权利要求1所述的半导体结构，其中所述半导体层在所述第二导电类型的衬底上延伸，并且所述沟槽延伸通过所述半导体层。

6.根据权利要求5所述的半导体结构，其中所述半导体层包括外延层。

7.根据权利要求1所述的半导体结构，其中所述栅电极之一设置在所述第一多个沟槽的每一个中，以及所述主体区和所述源区与所述第一多个沟槽的侧壁毗邻。

8.根据权利要求1所述的半导体结构，其中所述导电材料与所述肖特基区中的所述导电层形成肖特基接触。

9.根据权利要求1所述的半导体结构，其中所述导电材料包括金属。

10.一种半导体结构，包括：

场效应晶体管（FET）区，其包括：

在半导体区中的第一导电类型的主体区；

在所述主体区中的第二导电类型的源区；

通过栅极电介质与所述主体区和所述源区隔离的栅电极；

和

在所述FET区上延伸并与所述源区接触的导电材料；

肖特基区，其包括：

延伸入所述半导体区中的第一多个沟槽；和

衬于所述第一多个沟槽中的每个沟槽的侧壁和底部并与所述半导体区形成PN结的所述第二导电类型的导电层，其中所述导电材料在肖特基区上延伸并与所述第一多个沟槽的相邻沟槽之间的所述半导体区的台面表面相接触，并与邻近所述第一多个沟槽的上部的所述导电层接触。

11.根据权利要求10所述的半导体结构，其中所述导电材料与所述半导体区的台面表面并与邻近所述第一多个沟槽的上部的所述导电层形成肖特基接触。

12.根据权利要求10所述的半导体结构，其中所述导电材料包括金属。

13.根据权利要求10所述的半导体结构，其中所述半导体区包括在所述第二导电类型的衬底上延伸的所述第一导电类型的外延层，并且所述第一多个沟槽延伸通过所述外延层。

14.根据权利要求10所述的半导体结构，其中所述栅电极设置在所述半导体区的上表面上，所述栅极电介质在每个栅电极和所述半导体区之间延伸，每个栅电极沿所述半导体区的上表面与所述主体区和至少一个所述源区重叠。

15.根据权利要求10所述的半导体结构，其中所述FET区进一步包括延伸入所述半导体区内的第二多个沟槽，衬于所述第二多个沟槽的每一个的侧壁和底部并与所述半导体区形成PN结的所述导电层，其中所述栅电极之一设置于第二多个沟槽中的每一个中，并且所述主体区和所述源区与所述第二多个沟槽的侧壁毗邻。

16.根据权利要求10所述的半导体结构，进一步包括基本填充在衬于所述第一多个沟槽的每一个的侧壁和底部的所述导电层之间的所述第一多个沟槽的每个沟槽的中心部分的介电材料。

17.根据权利要求10所述的半导体结构，其中所述第一导电类型为p型以及所述第二导电类型为n型。