[发明专利]大尺寸器件及其在后栅极工艺中的制造方法

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种大尺寸器件及其在后栅极工艺中的制造方法。

背景技术

半导体集成电路(IC)工业经历了迅速的发展。在IC的发展过程中，通常增大了功能密度(即，单位芯片区域的互连器件数量)，而减小了几何尺寸(即，使用制造工艺可以产生的最小部件(或线))。该按比例缩小工艺的益处大体上在于提高制造效率和降低相关成本。这种按比例缩小还增加了处理和制造IC的复杂性，并且为了实现这些优势，需要IC的制造进行类似的发展。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括：电容器，具有：掺杂区域，被设置在半导体衬底中；介电层，被设置在所述掺杂区域上方，以及电极，被设置在所述介电层上方；以及至少一个柱状部件，嵌入在所述电极中。

在该集成电路器件中，所述柱状部件具有顶面，所述柱状部件的顶面与所述电极的顶面基本上齐平。

在该集成电路器件中，所述柱状部件包括介电部件。

在该集成电路器件中，所述介电部件包括层间介电层的部分、隔离件、及其组合之一。

在该集成电路器件中，所述介电部件是氧化物部件。

在该集成电路器件中，所述介电部件延伸穿过所述电极和所述介电层，直至所述半导体衬底。

在该集成电路器件中，所述柱状部件包括多晶硅部件。

在该集成电路器件中，所述柱状部件被配置为使得电容器所表现出的电容损耗小于或者等于大约6％。

在该集成电路器件中，所述柱状部件的长度在与所述电极的长度基本上平行的方向上延伸，所述柱状部件的宽度在与所述电极的宽度基本上平行的方向上延伸。

在该集成电路器件中，所述电容器是金属氧化物半导体电容器(MOSCAP)。

在该集成电路器件中，所述电极包括金属。

在该集成电路器件中，所述介电层包括高-k介电材料。

根据本发明的另一方面，提供了一种电容器，包括：半导体衬底；掺杂区域，被设置在所述半导体衬底中；介电层，被设置在所述掺杂区域上方；金属层，被设置在所述介电层上方；以及介电部件和多晶硅部件之一，被设置在所述金属层中，其中，所述介电部件和所述多晶硅部件之一所具有的顶面与所述金属层的顶面基本上齐平。

在电容器中，所述介电部件延伸穿过所述金属层和所述介电层，直至所述半导体衬底。

在电容器中，所述多晶硅部件延伸穿过所述金属层，直至所述介电层。

根据本发明的又一方面，提供了一种方法，包括：在半导体衬底中形成掺杂区域；在所述掺杂区域上方形成在其中具有开口的材料层堆叠件；在所述材料层堆叠件的所述开口中形成柱状部件；以及利用金属层替代所述材料层堆叠件的伪层。

在该方法中，在所述掺杂区域上方形成在其中具有开口的材料层堆叠件包括：在所述半导体衬底上方形成栅极介电层；在所述栅极介电层上方形成多晶硅层；以及将所述多晶硅层和所述栅极介电层图案化，从而在所述掺杂区域上方形成栅极堆叠件，其中，在所述多晶硅层和所述栅极介电层中具有所述开口。

在该方法中，在所述材料层堆叠件的所述开口中形成柱状部件包括：形成用于所述栅极堆叠件的隔离件，其中，所述隔离件部分地填充了所述开口；以及在所述半导体衬底上方形成介电层，其中，所述介电层填充了所述开口。

在该方法中，利用金属层替代所述材料层堆叠件的伪层包括：实施化学机械抛光工艺。

在该方法中，在所述材料层堆叠件的所述开口中形成柱状部件包括：利用介电材料填充所述开口。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的各个方面的集成电路器件的部分或整体的俯视图；

图2A是根据本发明的各个方面的金属氧化物半导体电容器(MOSCAP)的一个实施例的部分或整体的俯视图；

图2B是沿着线2B-2B所获得的图2A中的MOSCAP的示意性横截面图；

图2C是沿着线2C-2C所获得的图2A中的MOSCAP的示意性横截面图；

图3是图2A的MOSCAP的另一个实施例的俯视图；