[发明专利]具高电流增益的异质接面双极晶体管结构及其加工方法

说明书

技术领域

本发明是有关一种异质接面双极晶体管改良结构及其加工方法，尤指一种采用了一p型掺杂缓冲层于异质接面双极晶体管的集极层与基板之间，使元件达到高电流增益性质的异质接面双极晶体管改良结构及其加工方法。

背景技术

高电流增益的异质接面双极晶体管（Heterojunction Bipolar Transistor;HBT）具有高效率、高线性、高功率密度以及面积小等优点，常被应用在无线通讯作为微波功率放大器，是通讯电子市场非常重要的元件之一。

图1为一传统异质接面双极晶体管的磊晶层结构剖面示意图。该磊晶层结构是形成于一基板101上，依序包含一次集极层107、一集极层109、一基极层111、一射极层113、一射极覆盖层115以及一射极接触层117。

通过磊晶依序成长该元件的层状结构后，即可进行基极电极121、集极电极119与射极电极123的加工步骤。首先可利用传统曝光显影技术与蚀刻加工技术，定义出一基极电极接触区以及一集极电极接触区；通过控制蚀刻加工，可使基极电极接触区的蚀刻加工终止于基极层111，而集极电极接触区的蚀刻加工则蚀刻终止于次集极层107；基极电极121是设置在基极电极接触区内，并且与该基极层111形成欧姆接触；在集极电极接触区内，设置该集极电极119，并且与该次集极层107形成欧姆接触。射极电极123则直接设置在射极接触层117之上，并且形成欧姆接触。

以传统异质接面双极晶体管结构而言，达到高电流增益特性并不容易。一般认为元件的电流增益特性与集极或次集极层的晶体品质有很大的关连性。目前已知影响元件的电流增益有两大因素。第一个因素是基板101中的晶格错位(dislocation)缺陷，通常会在磊晶过程中往上传递延伸至次集极层，进而影响异质接面双极晶体管的元件电流增益。第二个因素则是次集极层的高浓度掺杂。在一般情形下，为了改善晶体管的元件特性，必须降低集极电极119的电阻率，通常会通过提高次集极层107的n型掺杂浓度(通常该掺杂杂质为硅S i)，但随着掺杂浓度提高，该次集极层107的磊晶缺陷密度也随着提高，进而导致电流增益下降。

为解决上述第一个因素，先前技术已提出一种方法，可以有效抑制基板的晶格错位缺陷往上延伸至元件层，进而改善元件的对电流增益。如图2所示，为另一先前技术的异质接面双极晶体管的磊晶层结构剖面示意图。此结构基本上与图1所示的结构大致相同，但是，在该基板101与该次集极层107之间，设置一缓冲层103。此缓冲层103的材料为氧掺杂的砷化铝镓（i-AlGaAs：O），由此可以抑制基板101晶格错位缺陷往上层元件的次集极层传递，进而使异质接面双极晶体管维持高电流增益。

对于上述的第二个因素，另一先前技术亦提出另一种元件结构，可改善因该次集极层107重度掺杂所导致元件电流增益下降的问题。如图3所示，为该磊晶层结构剖面示意图。其主要结构与图1所示的结构大致相同，但是，在该基板101与该次集极层107之间，又设置一单原子掺杂层105。其中该单原子掺杂层105为一厚度仅有单原子层的掺杂层(又称为-doped layer或planer doping layer)，而掺杂元素通常是为硅（Si），由此可以抑制该次集极层107因重度掺杂所产生的缺陷，进而使该晶体管维持高电流增益。

为了同时解决上述影响元件电流增益的两大因素，本发明提出一种异质接面双极晶体管的改良结构及其加工方法，不但可以抑制由基板101晶格错位缺陷往元件结构层传递，并且可以抑制该次集极层107因重度掺杂所产生的缺陷。本发明的改良结构除了解决上述文题，亦可同时降低集极电极119的电阻率，进而提高元件的电流增益及元件特性的可靠度。

发明内容

本发明的主要目的在于提供一种异质接面双极晶体管改良结构及其加工方法，其中于基板及次集极层之间，增加一p型掺杂缓冲层，以吸收次集极层中在磊晶过程中因硅(Si)重度掺杂所产生的镓(Ga)空缺，并抑制基板的晶格错位缺陷往元件层传递。通过选择构成该p型掺杂缓冲层的适当材料及掺杂元素，并最佳化掺杂浓度，即可调整出所需特性的晶体管结构，同时亦可大幅降低其导通电阻率，进而提高元件的电流增益及元件特性的可靠度。

为了达到上述的目的，本发明提供一种异质接面双极晶体管改良结构，由下而上依序包括一基板、一p型掺杂缓冲层、一次集极层、一集极层、一基极层及一射极层；于该基极层的一端，设置一基极电极；于该次集极层的一端设置一集极电极；于该射极层上设置一射极电极。

本发明亦提供一种异质接面双极晶体管改良结构的加工方法，包括以下步骤：