[发明专利]半导体器件和使用引线框本体形成开口的方法

说明书

技术领域

本发明大体上涉及半导体器件，且更具体地涉及一种半导体器件以及使用引线框本体形成用于半导体管芯的垂直互连的成蜂窝布置的穿过密封剂的开口的方法。

背景技术

常常在现代电子产品中发现半导体器件。半导体器件在电组件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电组件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件典型地包含几百个到数以百万的电组件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池以及数字微镜器件(DMD)。

半导体器件执行各种的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电力以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中发现半导体器件。还在军事应用、航空、汽车、工业控制器和办公设备中发现半导体器件。

半导体器件利用半导体材料的电属性。半导体材料的原子结构允许通过施加电场或基电流(base current)或通过掺杂工艺而操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。

半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必须的电压和电流之间的关系。无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速计算和其它有用功能。

半导体器件一般使用两个复杂的制造工艺来制造，即，前端制造和和后端制造，每一个可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源组件而形成的电路。后端制造涉及从完成的晶片分割(singulate)各个半导体管芯且封装管芯以提供结构支撑和环境隔离。如此处使用的术语“半导体管芯”是指该词语的单数和复数形式，并且因此可以指单个半导体器件和多个半导体器件二者。

半导体制造的一个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的占位面积，这对于较小的终端产品而言是希望的。较小的半导体管芯尺寸可以通过前端工艺中的改进来获得，该前端工艺中的改进导致半导体管芯具有较小、较高密度的有源和无源组件。后端工艺可以通过电互连和封装材料中的改进而导致具有较小占位面积的半导体器件封装。

传统扇出晶片级芯片尺度封装(Fo-WLCSP)可包含半导体管芯，凸块形成于在管芯的有源表面上的接触焊盘上方。半导体管芯安装到基板并且用密封剂覆盖。在基板周围形成穿过密封剂的导电通孔以用于垂直电互连。然而，导电通孔的形成可能涉及耗时的电镀工艺并且易受空洞以及其它缺陷影响。缺陷降低制造良率并且增加成本。

在另一传统Fo-WLCSP中，引线框安装在半导体和基板上方。引线框具有垂直导电本体，该垂直导电本体布置在基板上方以及半导体管芯周围。密封剂沉积在半导体管芯和导电本体周围。当引线框被分割时，导电本体被电隔离为密封剂中的导电通孔以用于垂直互连。翘曲以及来自电短路的缺陷为Fo-WLCSP的主要担忧。

发明内容

存在对于简单且成本有效的半导体管芯的垂直电互连的需求。因此，在一个实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供具有底板和多个本体的引线框，多个本体与底板集成并且从底板延伸；将第一半导体管芯安装到本体之间的引线框的底板；在第一半导体管芯和底板上方以及引线框的本体周围沉积密封剂；移除引线框的本体上方的密封剂的一部分以形成露出本体的密封剂中的第一开口；将互连结构形成于密封剂上方并且延伸到第一开口中到达引线框的本体；以及移除引线框和本体以形成与先前由本体占据的空间对应的密封剂中的第二开口从而露出互连结构。

在另一实施例中，本发明是一种制作半导体器件的方法，该方法包括步骤：提供载体，该载体具有从载体延伸的多个本体；将第一半导体管芯安装到本体之间的载体；将密封剂沉积在第一半导体管芯和载体上方以及载体的本体周围；移除载体的本体上方的密封剂的一部分，从而形成露出本体的密封剂中的第一开口；将互连结构形成于密封剂上方并且延伸到第一开口中到达载体的本体；以及移除载体和本体，以形成与先前由本体占据的空间对应的密封剂中的第二开口从而露出互连结构。