[发明专利]在常温下快速测试集成电路的过温测试保护电路

权利要求书

1.一种在常温下快速测试集成电路的过温测试保护电路，包括三极管（109），所述三极管（109）的发射极端接地（113），三极管（109）的基极端与发射极端间通过具有正温度系数的电阻（108）相连；三极管（109）的基极端、集电极端分别通过第二电流源（103）、第一电流源（102）与供电电压源（101）相连，三极管（109）的集电极端能输出状态信号（110）；第二电流源（103）输出的第一电流通过电阻（108）在三极管（109）的基极端得到第一电压，所述第一电压在预设过温保护温度值时能使得三极管（109）导通，以使得状态信号（110）为低电平；其特征是：

所述三极管（109）的基极端还与用于接收外部测试控制信号（112）及接收开关电源集成电路的过温测试信号（111）的过温测试电流输入调节电路相连，所述过温测试电流输入调节电路与供电电压源（101）相连；

过温测试电流输入调节电路能调节供电电压源（101）向三极管（109）的基极端输入所需的第二电流，第一电流及第二电流通过电阻（108）在三极管（109）的基极端得到第二电压；

当过温测试电流输入调节电路仅接收过温测试信号（111）时，第二电压在常温下低于三极管（109）的导通电压，状态信号（110）为高电平；

当过温测试电流输入调节电路同时接收过温测试信号（111）与外部测试控制信号（112）时，第二电压在常温下使得三极管（109）导通，状态信号（110）为低电平。

2.根据权利要求1所述在常温下快速测试集成电路的过温测试保护电路，其特征是：所述过温测试电流输入调节电路包括第一MOS开关管（106）及第二MOS开关管（107）；第一MOS开关管（106）的栅极端与外部测试控制信号（112）相连，第一MOS开关管（106）的漏极端通过第四电流源（105）与供电电压源（101）相连，第二MOS开关管（107）的栅极端与过温测试信号（111）相连，第二MOS开关管（107）的源极端与三极管（109）的基极端相连，第二MOS开关管（107）的漏极端与第一MOS开关管（106）的源极端相连，并通过第三电流源（104）与供电电压源（101）相连。

3.根据权利要求2所述在常温下快速测试集成电路的过温测试保护电路，其特征是：所述第一电流源（102）、第二电流源（103）、第三电流源（104）及第四电流源（105）均为镜像电流源。

4.根据权利要求2述在常温下快速测试集成电路的过温测试保护电路，其特征是：所述第一MOS开关管（106）及第二MOS开关管（107）均为NMOS管。

5.根据权利要求1所述在常温下快速测试集成电路的过温测试保护电路，其特征是：所述状态信号（110）通过与门电路（117）与第三MOS开关管（115）的栅极端相连，与门电路（117）的输入端还与PWM信号发生电路（114）的相连；第三MOS开关管（115）的源极端接地。