[发明专利]用于生成最优半导体部件布局的方法和系统

说明书

技术领域

本公开涉及用于生成最优半导体部件布局的方法和系统。

背景技术

近来最小化集成电路(IC)的趋势导致消耗更少功率还以比以前更快的速度提供更多功能的较小器件。最小化工艺还导致更严格的制造规范。既满足制造规范又实现半导体器件的最优设计在低工艺节点处不存在问题。然而，在持续满足制造规范的同时实现设计优化在先进的工艺节点处变得更加具有挑战性。

发明内容

为解决上述问题，本发明提供了一种符合一组设计规则的生成半导体部件最优布局的方法，方法包括：对于包括一个或多个半导体部件的单位单元，生成多个配置，其中，多个配置中的每一个都满足设计规则中的一些但不是全部；对于每个配置，检查布局是否满足剩余的设计规则，其中，布局为单位单元的重复图案；以及在满足所有设计规则的配置中，选择提供特性的最优值的配置，用于生成半导体部件的最优布局。

其中，不由设计规则来直接定义特性。

其中，特性与半导体部件的电特性相关。

该方法进一步包括：复制具有所选配置的单位单元，以获得最优布局。

其中，在位于布局中的多个位置处的检查窗口内执行检查。

其中，一些设计规则限定关于(i)每个半导体部件的尺寸和(ii)相邻半导体部件之间的间隔的限制，以及剩余设计规则限定(a)检查窗口和(b)关于检查窗口内的半导体部件的不同层的密度的限制。

该方法进一步包括：基于所选配置生成半导体部件的布局；以及制造一半导体器件，半导体器件具有在所生成的布局中配置的半导体部件的区域。

其中，半导体部件为金属氧化物半导体(MOS)电容器，以及特性的最优值为MOS电容器的最大电容效率。

该方法进一步包括：复制具有所选配置的单位单元，以填充用于MOS电容器的区域，从而获得最优布局。

其中，在位于区域中的多个位置处的检查窗口内执行检查。

其中，在具有不同尺寸且位于区域中的多个位置处的检查窗口内执行检查。

其中，每个MOS电容器都包括栅电极层和有源层，一些设计规则限定关于(i)每个MOS电容器的尺寸和(ii)相邻MOS电容器之间的间隔的限制，以及剩余设计规则限定(a)检查窗口和(b)关于检查窗口内的栅电极层和有源层的密度的限制。

其中，每个MOS电容器都包括栅电极层和有源层，以及剩余设计规则限定(a)检查窗口和(b)关于检查窗口内的栅电极层和有源层中至少一个的密度的限制。

其中，检查的步骤包括以下步骤中的至少一个：计算栅电极层的密度作为(i)检查窗口内的栅电极层的总面积与(ii)检查窗口的面积的比；或者计算有源层的密度作为(i)检查窗口内的有源层的总面积与(ii)检查窗口的面积的比。

其中，生成的步骤包括：从配置中的一个到另一个，改变每个MOS电容器的栅电极层的面积、长度和宽度中的至少一个，以及从配置中的一个到另一个，改变相邻MOS电容器之间的间隔。

该方法进一步包括：计算单位单元中的MOS电容器的电容，以及在选择的步骤中，使用所计算的电容来确定具有最大电容效率的配置。

通过计算机系统的处理器来执行方法。

该方法进一步包括：基于所选配置生成MOS电容器的布局；以及制造具有在所生成的布局中配置的MOS电容器的区域的半导体器件。

此外，还提供了一种计算机系统，包括：输入单元，用于接收用于半导体器件区域中的金属氧化物半导体(MOS)电容器的一组设计规则；处理器，被配置为：对于包括多个MOS电容器的单位单元，生成多个配置，其中，多个配置中的每一个都满足设计规则中的一些但不是全部；对于每个配置，检查布局是否满足剩余的设计规则，其中，布局为区域内的单位单元的重复图案；以及在满足所有设计规则的配置中，选择提供最大电容效率的配置；以及输出单元，用于输出所选的配置。

此外，还提供了一种非短暂计算机可读介质，其中包含用于通过计算机执行时使计算机执行一种符合一组设计规则的生成半导体部件最优布局的方法的指令，方法包括：对于包括一个或多个半导体部件的单位单元，生成多个配置，其中，多个配置中的每一个都满足设计规则中的一些但不是全部；对于每个配置，检查布局是否满足剩余的设计规则，其中，布局为单位单元的重复图案；以及在满足所有设计规则的配置中，选择提供特性的最优值的配置，用于生成半导体部件的最优布局。

附图说明