[发明专利]互补型金属氧化物半导体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种互补型金属氧化物半导体管的形成方法。

背景技术

目前，互补型金属氧化物半导体管（Complementary Metal-Oxide-Semiconductor，CMOS）已成为芯片中的基本器件。所述CMOS管包括：P型金属氧化物半导体（PMOS）和N型金属氧化物半导体（NMOS）。

随着半导体制造技术的发展，CMOS管不断的等比例缩小，以获得集成度更高的芯片。然而，当CMOS管缩小到一定程度后，CMOS管中的栅极长度缩短至极限，短沟道效应凸显。为了控制短沟道效应，提高栅电极电容，现有技术采用高K介质材料取代传统的介质材料例如氧化硅形成栅介质层，采用金属材料例如铝（Al）取代多晶硅作为栅电极。

为调节CMOS管中PMOS管和NMOS管栅极的阈值电压，还需要在PMOS管、NMOS管的栅介质层表面形成功能层（work function layer），由于形成的PMOS管和NMOS管的功能层不一样，现有技术形成互补型金属氧化物半导体管时，在形成PMOS管的区域和形成NMOS管的区域形成伪栅极结构，以所述伪栅极结构为掩膜形成源/漏区后，需要去除上述两个区域中的一个区域中的伪栅极结构，依次形成栅介质层、功能层和栅电极层，然后去除另一个区域中的伪栅极结构，再依次形成位于该区域的栅介质层、功能层和栅电极层。

现有技术形成的互补型金属氧化物半导体管的性能不够稳定。

更多关于互补型金属氧化物半导体管的形成方法，请参考公开号为“US20100065915”的美国专利。

发明内容

本发明解决的问题是提供一种稳定性好的互补型金属氧化物半导体管的形成方法。

为解决上述问题，本发明的实施例提供了一种互补型金属氧化物半导体管的形成方法，包括：

提供包括相邻的第一区域和第二区域的半导体衬底，所述半导体衬底表面形成有绝缘层，且所述第一区域具有贯穿所述绝缘层的第一开口，所述第一开口的底部和侧壁形成有第一功能层，所述第一功能层表面覆盖有第一牺牲层，所述第一牺牲层与所述绝缘层表面齐平，所述第二区域具有贯穿所述绝缘层的第二开口；

形成第二功能层，所述第二功能层覆盖所述第二开口的底部和侧壁、绝缘层表面以及第一牺牲层表面；

形成第二牺牲层，所述第二牺牲层覆盖第二区域中的绝缘层和第二功能层；

去除所述第一区域的第二功能层和第一牺牲层，并去除所述第二区域的第二牺牲层，暴露出第一开口内的第一功能层和第二区域的第二功能层；

去除第一牺牲层和第二牺牲层后，形成覆盖所述第一功能层的第一栅电极层，形成覆盖所述第二功能层的第二栅电极层，且所述第一栅电极层和第二栅电极层与所述绝缘层表面齐平。

可选地，所述第一功能层和第二功能层的材料为氮化钛、钽、氮化钽、铝化钛、钛、钴或镍中的一种或多种组合，且所述第一功能层的材料与所述第二功能层的材料不同。

可选地，化学机械抛光所述第一牺牲层时的抛光速率大于所述绝缘层的抛光速率。

可选地，所述第一牺牲层的材料为多晶硅、多晶锗硅或无定型硅。

可选地，所述第二牺牲层的材料的刻蚀速率大于所述绝缘层的刻蚀速率。

可选地，所述第二牺牲层的刻蚀速率与所述第一牺牲层的刻蚀速率相同。

可选地，所述第二牺牲层的材料为光刻胶，后续去除所述第二牺牲层的方法为包含氧气的灰化工艺。

可选地，所述第一牺牲层的形成工艺为物理或化学气相沉积。

可选地，所述化学气相沉积的功率小于400瓦。

可选地，去除所述第二区域的第二牺牲层的工艺为干法刻蚀工艺。

可选地，所述干法刻蚀工艺采用的刻蚀气体为含氟或含氯的气体，刻蚀的偏置功率小于200瓦。

可选地，还包括：形成第一栅介质层和第二栅介质层，所述第一栅介质层形成于所述第一开口的底部和第一功能层之间，所述第二栅介质层形成于所述第二开口的底部和第二功能层之间。

可选地，还包括：形成第一界面层和第二界面层，所述第一界面层形成于半导体衬底和第一栅介质层之间，所述第二界面层形成与半导体衬底和第二栅介质层之间。

可选地，还包括：形成第一保护层和第二保护层，所述第一保护层形成于所述第一栅介质层表面，所述第二保护层形成于所述第二栅介质层表面。

可选地，所述第一保护层和第二保护层的材料为氮化钛、或氮化钽、或两者的组合。

与现有技术相比，本发明的实施例具有以下优点：