[发明专利]一种低压LDMOS器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别是指一种低压LDMOS器件的制造方法。

背景技术

LDMOS以高耐压等优点应用在高压领域，需要较高的耐压值，目前传统的提高LDMOS器件击穿电压的方法通常是降低阱或漂移区的杂质注入浓度，但是这样又会造成阈值电压的降低，使器件具有较大的漏电流，无法满足目前应用的需要。目前LDMOS栅端驱动电压一般在5V以上，采用厚栅氧，厚度大于100埃，阈值电压大于0.8V。

发明内容

本发明所要解决的技术问题是提供一种低压LDMOS器件的制造方法，其栅端驱动电压在2.5V以下，阈值电压为0.4V～0.8V，可与低压CMOS集成。在不改变原有的LDMOS器件的制造工艺，保证器件击穿电压的同时提高器件的阈值电压。

为解决上述问题，本发明所述的一种低压LDMOS器件的制造方法，包含如下步骤：

第1步，在轻掺杂的P型衬底硅片上进行P阱注入，然后生长栅氧化层。

第2步，淀积多晶硅。

第3步，多晶硅及栅氧化层刻蚀。

第4步，进行湿法刻蚀，使栅氧化层沟道方向两端呈现空隙。

第5步，多晶硅再氧化。

第6步，多晶硅栅极左右两侧进行轻掺杂源漏注入，且右侧轻掺杂注入能量高于左侧。

第7步，生长栅极侧墙。

第8步，进行源漏注入，器件成型。

所述的一种低压LDMOS器件的制造方法，其中，通过步骤4中的湿法刻蚀腐蚀程度来控制栅氧沟道方向两端的空隙大小，以及多晶硅氧化的厚度来调整。

所述的一种低压LDMOS器件的制造方法，其中，所述第5步中多晶硅再氧化会填充满步骤4湿法刻蚀后形成的栅氧化层空隙，形成两头厚中间薄的栅氧形状。

所述的一种低压LDMOS器件的制造方法，其中，沟道两端增厚的栅氧化层可提高器件的阈值电压，且器件的阈值电压可通过控制栅氧化层的厚度来调整。

本发明所述的一种低压LDMOS器件的制造方法，其不使用额外工艺，通过控制栅氧化层的厚度，既提高了器件的击穿电压，也弥补了为提高击穿电压而降低阱或漂移区的杂质浓度所带来的阈值电压降低的缺陷。

附图说明

图1是本发明的器件剖面图；

图2是工艺步骤1完成后的器件剖面图；

图3是工艺步骤2完成后的器件剖面图；

图4是工艺步骤3完成后的器件剖面图；

图5是工艺步骤4完成后的器件剖面图；

图6是工艺步骤5完成后的器件剖面图；

图7是工艺步骤6完成后的器件剖面图；

图8是工艺步骤7完成后的器件剖面图。

附图标记说明

1是P型衬底，2是P阱，3是栅氧化层，4是多晶硅，5是二氧化硅，6是左侧轻掺杂注入，7是右侧轻掺杂注入，8是栅极侧墙，9是源漏区。

具体实施方式

本发明的具体实施方式现举一较佳实施例说明如下，以制造N型LDMOS器件为例，其制造步骤如下：

第1步，请参阅图2所示，选用P型轻掺杂的衬底硅片1，进行P阱2注入，注入杂质为硼，注入能量为20～350keV，注入剂量为1x10¹¹～1x10¹⁴cm^-2，然后在器件表面生成一层氧化层3。

第2步，在氧化层3的表面再淀积一层多晶硅4，厚度为1000～2500埃，如图3所示。

第3步，刻蚀掉部分多晶硅4及多晶硅下的氧化硅3，形成多晶硅栅极结构，如图4所示。

第4步，进行湿法刻蚀，将多晶硅栅极4下方的栅氧化层3向内进行横向钻蚀，使多晶硅栅极4下方沿沟道方向的两端呈现一定空隙，即钻蚀掉部分栅氧化层3，使栅氧化层3的长度小于其上方的多晶硅栅极4的长度，如图5所示，此空隙的大小用于调整LDMOS的阈值电压。

第5步，多晶硅4再氧化，如图6所示，多晶硅栅极4氧化后在其表面包裹一层氧化硅5，同时，步骤4中形成的空隙也会填充满二氧化硅，且由于空隙的形成及多晶硅4的再氧化，会使原空隙处的氧化硅5厚度大于步骤1中形成的栅氧3的厚度，即栅氧化层3呈现沟道方向两端较厚，中间薄的形态。