[发明专利]一次性可编程器件以及集成电路

说明书

技术领域

本发明涉及半导体领域，更具体地说，本发明涉及一种一次性可编程器件以及采用了该一次性可编程器件的集成电路。

背景技术

一次性可编程器件（one time programming，OTP）由于其跟纯逻辑制程完全兼容受到了广泛的应用。在LCD（液晶显示器）、CCD（电荷耦合器件）、CIS（接触式图像传感器）等领域获得了普遍的认可。

通常一次性可编程器件分为多晶硅eFuse（Poly eFuse）、金属eFuse（Metal eFuse）等。现有技术中已经提出了利用两个逻辑器件设计一次性可编程器件的方案。这其中的两个逻辑器件分别用于选址和存储功能，用于存储的器件由硅化物阻挡层（salicide block layer，SAB）的氧化物覆盖。其中，硅化物阻挡层被用于保护硅片表面，在其保护下，硅片不与其它Ti,Co之类的金属形成不期望的硅化物（salicide）。

但是由于该器件利用漏端热载流子注入（hot-carrier injection,HCI）方法实现编程，漏端和栅极的耦合效率不高影响了热载流子注入栅极的效率，所以该器件要求的编程电压一般比较高。另一方面，随着器件尺寸的越来越小，尤其缩小到了纳米级（<0.1um），器件的有效沟道长度越来越小，对于正常的器件越来越要求漏端和栅极的耦合电容小，减少热载流子注入效应的产生。所以在技术节点缩小化的过程中，用于存储的器件和正常器件之间对热载流子的要求不一致。

因此，希望提供一种拥有能够在热载流子方面相互协调的存储器件和正常器件的一次性可编程器件结构。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够拥有能够在热载流子方面相互协调的存储器件和正常器件的一次性可编程器件结构以及采用了该一次性可编程器件的集成电路。

根据本发明的第一方面，提供了一种一次性可编程器件，其包括：第一PMOS器件和右边的第二PMOS器件；其中，第一PMOS器件的第一栅极多晶硅两侧的侧壁分别由从第一栅极多晶硅依次向外布置的第一主侧墙隔离层、第一主偏移侧墙、第二主侧墙隔离层以及第二主侧墙组成，第二PMOS器件的第二栅极多晶硅两侧的侧壁分别由从第二栅极多晶硅依次向外布置的第一次侧墙隔离层、第一次偏移侧墙、第二次侧墙隔离层以及第二次侧墙组成。

优选地，在上述一次性可编程器件中，第一PMOS器件的源极有源区和漏极有源区中没有布置轻掺杂区和扩展注入区；第二PMOS器件的源极有源区和漏极有源区中布置了轻掺杂区和扩展注入区。

优选地，在上述一次性可编程器件中，第一PMOS器件的栅极的第一侧壁多晶硅、第一主侧墙隔离层、第一主偏移侧墙、第二主侧墙隔离层以及第二主侧墙上覆盖了硅化物阻挡层；第二PMOS器件的第二栅极多晶硅、第一次侧墙隔离层、第一次偏移侧墙、第二次侧墙隔离层以及第二次侧墙上没有覆盖硅化物阻挡层。

优选地，在上述一次性可编程器件中，所述第一PMOS器件的所述侧第一主侧墙隔离层和所述第二主侧墙隔离层由氧化物构成；并且，所述第一PMOS器件的所述第一主侧墙隔离层和第二主侧墙由氮化物构成。

优选地，在上述一次性可编程器件中，所述第二PMOS器件的所述第一次侧墙隔离层和所述第二次侧墙隔离层由氧化物构成；所述第二PMOS器件的所述第一次偏移侧墙和所述第二次侧墙由氮化物构成。

优选地，在上述一次性可编程器件中，所述硅化物阻挡层是一个氧化物层。

优选地，在上述一次性可编程器件中，第一PMOS器件的源极作为所述一次性可编程器件的位线，所述第二PMOS器件的栅极作为所述一次性可编程器件的选择栅极，所述第二PMOS器件的漏极作为所述一次性可编程器件的选择线路。

优选地，在上述一次性可编程器件中，所述一次性可编程器件的编程条件为:在选择线路和衬底上施加0V电压，在位线和选择栅极上施加-5.5V电压，并且，编程时采用120us的脉冲宽度。

优选地，在上述一次性可编程器件中，所述一次性可编程器件的读取条件为:在选择线路和衬底上施加0V电压，在选择栅极上施加-1.8V电压，在位线上施加-1.5V电压。

优选地，在上述一次性可编程器件中，所述第一PMOS器件的源极与所述一次性可编程器件的位线导体相接触的界面布置了氮化硅层，所述第二PMOS器件的栅极与所述一次性可编程器件的选择栅极导体相接触的界面布置了氮化硅层，并且，所述第二PMOS器件的漏极与所述一次性可编程器件的选择线路导体相接触的界面布置了氮化硅层。