[发明专利]三维非易失性存储器件及其制造方法

权利要求书

1.一种三维3D非易失性存储器件，包括：

第一沟道，所述第一沟道自衬底突出；

选择栅，所述选择栅被形成在所述第一沟道的侧壁上且为L形状；以及

栅绝缘层，所述栅绝缘层被插入在所述第一沟道与所述选择栅之间并且包围所述第一沟道。

2.如权利要求1所述的3D非易失性存储器件，其中，在所述第一沟道的顶部和侧壁上掺杂有杂质。

3.如权利要求1所述的3D非易失性存储器件，还包括存储器单元，所述存储器单元被形成在所述选择栅之上或之下并且沿着所述第一沟道层叠。

4.如权利要求1所述的3D非易失性存储器件，还包括：

作为所述第一沟道的一对沟道；

管道沟道，所述管道沟道与所述一对沟道的底部耦接以与所述一对沟道形成U形沟道；以及

存储器单元，所述存储器单元被形成在所述一对沟道的每个选择栅之下且沿着所述一对沟道中的每个层叠。

5.如权利要求4所述的3D非易失性存储器件，其中：

所述U形沟道具有管道形式，所述管道形式具有沿着中心轴形成的孔，且所述孔被绝缘层和形成在所述绝缘层上的导电插塞填充。

6.一种制造3D非易失性存储器件的方法，所述方法包括以下步骤：

形成自衬底突出的第一沟道；

形成包围所述第一沟道的第一栅绝缘层；以及

在所述第一沟道的侧壁上形成L形状的第一选择栅，在所述第一沟道上形成有所述第一栅绝缘层。

7.如权利要求6所述的方法，其中，形成所述第一选择栅的步骤包括以下步骤：

在形成有所述第一栅绝缘层的结构的整个表面上形成第一导电层；

在所述第一导电层上形成第一层间绝缘层；

执行平坦化工艺直至所述第一沟道的顶表面暴露出来；

将经由所述平坦化工艺暴露出的所述第一导电层凹陷；以及

通过刻蚀所述第一沟道中的相邻第一沟道之间的所述第一层间绝缘层、所述第一导电层和所述第一栅绝缘层来形成所述第一选择栅。

8.如权利要求6所述的方法，还包括在形成所述第一选择栅之后将所述第一选择栅硅化。

9.如权利要求6所述的方法，还包括以下步骤：

在形成所述第一选择栅之后，在所述第一选择栅之上交替形成第二层间绝缘层和第二导电层，随后形成第一缓冲层；

形成穿通所述第二层间绝缘层、所述第二导电层和所述第一缓冲层且与相应第一沟道耦接的第二沟道；

去除所述第一缓冲层；以及

在通过去除所述第一缓冲层而暴露出的第二沟道的顶部和侧壁上掺杂杂质。

10.如权利要求9所述的方法，还包括以下步骤：

在掺杂有杂质的结构的整个表面之上形成第二栅绝缘层和第二导电层；

在所述第二导电层之上形成第二层间绝缘层；

执行平坦化工艺直至所述多个第二沟道的顶表面暴露出来为止；以及

通过刻蚀所述第二沟道中的相邻的第二沟道之间的所述第二层间绝缘层、所述第二导电层和所述第二栅绝缘层来形成L形状的第二选择栅。

11.如权利要求10所述的方法，还包括在形成所述第二选择栅之后将所述第二选择栅硅化。

12.如权利要求6所述的方法，其中，形成所述第一沟道的步骤包括以下步骤：

刻蚀管道栅以形成第一沟槽；

在所述第一沟槽中形成第二牺牲层；

在形成有所述第二牺牲层的结构之上交替地形成第二层间绝缘层和第二导电层并且随后形成第一缓冲层；

通过刻蚀所述第一缓冲层、所述第二层间绝缘层和所述第二导电层来形成与相应第一沟槽耦接的第二沟槽对，

去除所述第二牺牲层；

在所述第一沟槽和所述第二沟槽对中形成沟道层；以及

在所述沟道层的顶部和侧壁上掺杂杂质。